XILINX Zynq UltraScale+™ MPSoC 应用分享与8K图像采集解决方案

原创 已于 2022-10-14 22:27:50 修改 · 2.1k 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#5g #计算机视觉 #机器学习 #人工智能 #智能硬件

于 2022-10-14 22:24:39 首次发布
本文介绍了Xilinx Zynq UltraScale+ MPSoC系列，包括CG、EG和EV三个变体，它们在5G、ADAS和工业物联网等领域具有广泛应用。Zynq UltraScale+ CG提供双核应用处理器，EG集成GPU，而EV则支持视频编解码。在4K/8K图像处理中，该系列展现出优势，适用于屏测试、医疗检测和图像分析。ARM处理器运行Linux，处理数据管理，FPGA负责高速sensor数据采集和图像预处理。

      Xilinx 的MPSOC系列是一个非常成功的产品系列，应用的场景非常广泛，在此我们一起了解以下XILINX Zynq UltraScale+™ MPSoC系列产品。

       Zynq® UltraScale+™ MPSoC 器件不仅提供 64 位处理器可扩展性，同时还将实时控制与软硬件引擎相结合，支持图形、视频、波形与数据包处理。

       置于包含通用实时处理器和可编程逻辑的平台上，三个不同变体包括双核应用处理器 (CG) 器件、四核应用处理器和 GPU (EG) 器件、以及视频编解码器 (EV) 器件， 为 5G 无线、下一代 ADAS 和工业物联网创造了无限可能性。

1. Zynq UltraScale+ CG

异构处理的双核切入点

  • 双核 Arm® Cortex®-A53
  • 双核 Arm Cortex-R5F
  • 16nm FinFET+ 可编程逻辑

2. Zynq UltraScale+ EG

面向新一代应用的广泛器件组合

  • 四核 Arm Cortex-A53
  • 双核 Arm Cortex-R5F
  • 16nm FinFET+ 可编程逻辑
  • Arm Mali™-400MP2

3. Zynq UltraScale+ EV

最低0.47元/天 解锁文章
allfpga
关注
Xilinx 的Zynq UltraScale+ MPSoC系列器件在 3D 骨科足部扫描仪的成功案例
allfpga的博客
12-02 458
Elinvision 借助 Xilinx 的Zynq UltraScale+ MPSoC系列器件，加强其 3D 骨科足部扫描仪。
XILINX Zynq UltraScale+ MPSoC 在 4K 视频图像处理和会议系统的应用
allfpga的博客
10-30 2339
赛灵思 Zynq UltraScale+™ MPSoC EV 器件的 4K 视频处理功能。EV 器件具有继承的多标准视频编解码器，能够以 60帧/秒 的速度同步编码和解码。 Arm 四核 Cortex-A53 核以及集成的定制化的视频处理引擎，ZU7EV 器件可以作为多媒体应用方案的主控。
Xilinx ZynqMP Mali-400 MP2
黑客三遍猪
01-15 5208
作者 QQ群：852283276 微信：arm80x86 微信公众号：青儿创客基地 B站：主页 https://space.bilibili.com/208826118 Xilinx Wiki/Xilinx Arm Mali-400 Driver Wiki/Zynq UltraScale＋MPSoC Graphics- GPU application debugging using ARM Mali Graphics Debugger tool Wiki/Zynq UltraScale＋MPSoC Gra
基于VITIS的FPGA MPSoC_XCZU4EV IP封装与接口定义实战
weixin_34413326的博客
09-23 1210
Xilinx XCZU4EV属于Zynq UltraScale+ MPSoC系列，集成了四核ARM Cortex-A53（APU）与双核Cortex-R5（RPU），支持对称多处理（SMP）与实时任务分离。其可编程逻辑（PL）部分包含丰富的LUT、DSP Slice和Block RAM资源，适用于高性能算法加速。在复杂系统设计中，将经过验证的功能模块封装为可重用IP核，不仅能显著缩短后续项目的开发周期，还能保证接口一致性与功能稳定性。
基于Zynq/MPsoc的图像处理入门课程
weixin_42087978的博客
05-13 516
本课程是狼哥基于多年图像处理经验，提取出来的一个系统性的入门框架，该课程主要适合想要熟悉Zynq系列PS和PL交互以及图像处理入门的小伙伴，课程设置的比较系统，目标是让大家伙熟悉图像开发的流程和通用技能。
【VCU架构】Zynq UltraScale+ MPSoC的VCU架构
qq_41403946的博客
08-13 3806
Zynq UltraScale+ MPSoC的VCU架构。
1、 赛灵思-Zynq UltraScale+ MPSoCs：产品简介
kevin的博客
08-12 8625
1、 赛灵思-Zynq UltraScale+ MPSoCs：产品简介
Xilinx Zynq UltraScale+MPSoC ZCU102
07-28
Zynq UltraScale+ MPSoC采用了一种独特的设计，它把高性能的ARM处理器核心与FPGA的灵活性相结合，以此满足特定应用的定制化和实时性需求。 在赛灵思的Zynq UltraScale+ MPSoC产品系列中，ZCU102开发板是一个基准...
Xilinx ZYNQ Ultrascale+ 性能测试之 VCU 超频 （续）
justdemo的博客
06-25 911
Xilinx VCU 超频
嵌入式开发之zynqMp ---Zynq UltraScale+ MPSoC 图像编码板zcu102
weixin_34270606的博客
03-14 4544
1.1 xilinx zynqMp 架构 1.1.1 16nm 级别工艺 　　Zynq UltraScale+  MPSoC架构     Xilinx新一代Zynq针对控制、图像和网络应用推出了差异化的产品系，这在Xilinx早期的宣传和现在已经发布的文档里已经说得很清楚了。她的产品系如图2所示。   图2 产品表         从图2看到，这个系列的Zynq算是8核（或9核）异...
Zynq UltraScale+ MPSoC视频处理能力展示：Z19开发板应用案例分析
![Zynq UltraScale+ MPSoC视频处理能力展示：Z19开发板应用案例分析]... # 摘要 本文全面介绍Zynq UltraScale+ MPSoC平台及其在视频处理方面的应用。首先，概述了Zynq UltraScal
Zynq UltraScale+ MPSoC智能视频平台2：采集摄像头数据
GreatInventorHH的博客
10-25 1169
PS中数据的搬移可以使用PS的DMA，PL的数据要向搬移到PS的DDR，就要用到AXI DMA，AXI VDMA是AXI DMA的扩展IP，专门针对图像设计，在满足数据流的传输机制后，增加了usr信号，用于表示图像起始。用到的Camera Link相机是CB-200MCL-EB，通过阅读相机手册发现，Camera Link接收的24bit的数据不完全是有效数据，相机数据只占用了其中的10bit，并且是bayer模式，需要用bayertorgb模块将其转换到RGB颜色空间，才能得到真实的图像。
基于Xilinx Zynq UltraScale+MPSoC的ADAS硬件计算平台
打怪升级ing
08-02 1464
Zynq UltraScale+ MPSoC 多媒体应用
weixin_30849403的博客
06-25 1956
消费者渴望更高的视频质量，推动了视频技术的发展。MPSoC 基于 Zynq-7000SoC ，包括一个可编程逻辑 (PL) 的桥接处理系统 (PS)，但它在 Zynq UltraScale+ MPSoC进行了额外的扩展，因而非常适合多媒体应用领域。主要的区别包括:针对 UHD-4K 集成了支持 H.264 / H.265 的视频编解码器单元，适用但不仅仅适用于监控、视频会议、嵌入式视觉和一些广...
Xilinx Zynq UltraScale+ MPSoC应用专栏系列连载[第一篇]写在前面
一个早起的程序员
02-08 756
一、写在前面 FPGA 是可编程芯片，因此 FPGA 的设计方法包括硬件设计和软件设计两部分。硬件包括 FPGA 芯片电路、存储器、输入输出接口电路以及其他设备；软件即是相应的 HDL 程序以及最新非常流行的基于高层次综合的程序方法，如Xilinx的一系列工具HLS、SDSoC和Altera的SoC EDS等。 （1）选择FPGA（SoC）的若干理由 a） FPGA具有现场可编程能力，即使产品已经投入市场，也可根据特殊应用重新配置硬件； b）FPGA具有强大的并行处理能力； c） F...
Zynq UltraScale+ MPSoC开发环境搭建(Ubuntu)
zhuxl24的博客
02-06 2188
文章目录新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入 你好！ 这是你第一次使用 Markdown编辑器 所展...
【Xilinx】开发环境（一）-Ultra+MPSOC芯片开发流程
顶级小学生
03-29 2254
Xilinx开发，ARM开发，嵌入式，Linux开发
基于 UltraScale FPGA+华为海思 ARM 的高性能综合视频图像处理板 / FPGA+ARM
F_white的博客
04-22 5166
PCIE703 是一款基于 PCIE 总线架构的高性能综合视频图像处理平台，该平台采用 Xilinx 的高性能 Kintex UltraScale系列 FPGA 加上华为海思的高性能视频处理器来实现。 华为海思的 HI3531DV200 是一款集成了 ARM A53 四核处理 器性能强大的神经网络引擎，支持多种智能算法应用，集成多路 MIPI视频接口，突破了数字接口视频输入的性能瓶颈，高性能的 H.265 视频编解码引擎，使得传统视频图像处理的算法效果和性能得到进一步的提升。 板载功能强大的 FPGA 处理
利用UltraScale和UltraScale+FPGA和MPSOC加速DSP设计生产力
吴建明wujianming_110117
07-16 726
利用UltraScale和UltraScale+FPGA和MPSOC加速DSP设计生产力 Accelerating DSP Design Productivity with UltraScale and UltraScale+ FPGAs and MPSoCs 由于其固有的灵活性，Xilinx fpga和soc是高性能或多通道数字信号处理（DSP）应用的理想选择，可以利用硬件并行性。Xilinx FPGA和SOC将这种处理带宽与全面的解决方案相结合，包括为硬件设计师、软件开发人员和系统架构师提供的易于使用的
Zynq UltraScale+ MPSoC中VCCINT_VCU的功耗是多少
最新发布
11-27
<think> 嗯，用户这次询问的是Zynq UltraScale+ MPSoC中VCCINT_VCU电源轨的具体功耗数据。这个问题需要特别注意：功耗值不能简单给出固定数值，而是受多个变量影响的动态结果。 首先想到VCCINT_VCU的功耗主要来自三个部分：静态功耗（晶体管漏电流）、动态功耗（开关活动）和I/O相关功耗。其中动态功耗占比最大，计算公式为$P_{dyn} = \alpha \cdot C \cdot V^2 \cdot f$，这里$\alpha$是开关活动因子，$C$是负载电容，$V$是电压，$f$是时钟频率。 用户可能没意识到功耗估算必须结合具体设计参数。比如VCU的工作模式影响巨大：当VCU处理4K60 H.265视频时，功耗可能是1080p30模式的两倍以上。温度也是关键因素，结温每升高10°C，漏电功耗可能增加15%。 注意到用户引用了站内资料，但那些是通用示例。实际应该引导用户使用Xilinx官方工具：Vivado的Power Estimator（早期估算）和Power Analyzer（布局布线后精确分析）。特别是Power Analyzer需要加载设计后的.saif文件才能获得准确的开关活动率。 用户可能真正想知道的是如何降低这个电源轨的功耗。虽然ta没直接问，但在最后考虑列出优化建议：比如使用VCU的时钟门控功能，降低空闲周期功耗；或者通过DFX动态重配置，在不需要时关闭VCU模块。 </think>在Zynq UltraScale+ MPSoC中，**VCCINT_VCU**的功耗值**无法直接提供固定数值**，因为它完全取决于以下动态因素： ### 功耗关键影响因素 1. **VCU工作负载** - 视频编码/解码分辨率（1080p/4K/8K） - 压缩格式（H.264/H.265/AV1） - 帧率（30fps/60fps/120fps） - 例如：4K60 H.265编码的功耗 > 1080p30 H.264解码 2. **设计配置** - VCU内核启用数量 - 时钟频率（可通过`CLOCK_WIZARD`配置） - 数据路径带宽 - PL端协同加速逻辑 3. **环境条件** - 芯片结温（$T_j$） - 供电电压波动（典型值0.85V±5%） ### 精确获取方法 ```mermaid graph TD A[设计输入] --> B(运行Vivado Power Estimator) B --> C{是否完成布局布线？} C -->|否| D[输入预估开关活动率] C -->|是| E[加载布局后网表] D &amp; E --> F[生成功耗报告] F --> G[查看VCCINT_VCU分支电流] ``` 1. **Xilinx Power Estimator (XPE)** 在早期设计阶段使用：[XPE下载页面](https://www.xilinx.com/products/technology/power/xpe.html) *操作路径：* ```plaintext Add Device → Zynq UltraScale+ → 选择具体型号 → Power Supplies → VCCINT_VCU → 输入工作参数 ``` 2. **Vivado Power Analysis**（精确结果） 完成布局布线后： ```tcl open_run impl_1 report_power -name {vcu_power} -supply_name VCCINT_VCU ``` ### 典型参考范围 | 工作场景 | 功耗范围 (W) | 条件说明 | |-------------------|--------------|-----------------------| | VCU空闲 | 0.1~0.3 | 时钟门控使能 | | 1080p30解码 | 0.8~1.5 | H.264, Low Latency | | 4K60编码 | 3.0~5.0+ | H.265, Ultra-HD模式 | | 多VCU+AI协同 | 6.0~10.0+ | 8K视频+ML预处理 | > ⚠️ **重要提示**：实际功耗可能因硅片工艺偏差（Process Variation）产生±15%波动，需通过`SYSMON`模块实时监测电压/温度补偿计算。 ### 优化建议 - **时钟门控**：在`vcu_ctrl`中配置`AXI_LITE`寄存器的低功耗模式 - **动态调压**：使用`PSU`模块的AVS（Adaptive Voltage Scaling）功能 - **散热设计**：结温$T_j > 100°C$时漏电功耗呈指数增长，需满足： $$ \theta_{ja} \leq \frac{T_j - T_a}{P_{\text{total}}} $$ 其中$\theta_{ja}$为热阻系数，$T_a$为环境温度 [^1]: Xilinx UG1266: Zynq UltraScale+ MPSoC Video Codec Unit v1.2 [^2]: Xilinx XPE Methodology Guide (UG440) [^3]: VCU TRM Table 2-3: Power Supply Specifications
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值