XILINX FPGA最小逻辑单元CLBs, Slices和LUT区别

allfpga

已于 2022-09-14 22:58:54 修改

阅读量4.7k

点赞数 1

分类专栏： FPGA推广普及 XILINX FPGA 文章标签： fpga开发

于 2022-09-14 22:55:40 首次发布

本文链接：https://blog.csdn.net/allfpga/article/details/126787430

版权

在Xilinx FPGA，用于衡量FPGA的逻辑资源的参数有CLBs, Slices和LUT等，以下是Artix-7的选型表。

对于CLBs, Slices和LUT等这些最小逻辑单元，我们逐一做一个简单介绍：

1、LUT:

Look-up tables 查找表；Xilinx 的LUT是6输入查找表。在器件内部的数字电路，就是通过一个个查找表实现不同的逻辑功能。

2、Slice

每个 Xilinx 7 系列 FPGA Slice 包含4个 LUT查找表和8个触发器；只有一些Slice 可以将其 LUT 查找表用作分布式 RAM 或 SRL。（Each 7 series FPGA slice contains four LUTs and eight flip-flops; only some slices can use their LUTs as distributed RAM or SRLs.）

每个Slice 还可以包含查找表LUT、寄存器register、进位链和多个多数选择器构成。

Microsemi的最小逻辑单元根据器件系列不同，有2个衡量单位。一是VersaTiles，它等效于一个三输入查找表或者一个D触发器；二是Logic Elements（LE），则等效于一个4输入查找表+1个D触发器。

3、CLB（Configurable Logic Block）