vcu1525 PCIe-DDR4连接方案

vcu1525 PCIe-DDR4连接方案

2019年6月29日

21:04

 

vivado版本：2018.2

 

使用到的IP 模块：

DMA/Bridge Subsystem for PCI Express

DDR4 SDRAM

AXI Interconnect

 

可选：

AXI BRAM Controller

Block RAM Generator

 

新建RTL工程

 

开发板使用的是Xilinx VCU1525 VU9P

 

选择Create Block Design

 

添加PCIe XDMA IP核、DDR4 IP核、AXI Interconnect IP核，选择Run Block Automation，完成PCIe模块的自动配置

 

 

 

根据工程需要配置IP核

首先配置PCIe IP，双击xdma_0，选择pci express x16

 

 

如果需要使用用户BAR空间，则勾选PCIe to AXI Lite Master Interface，此处我们配置了一个大小为1M的USER BAR，配置完成后点击OK生成IP

 

 

 

 

点击Run Connection Automation

 

这时我们发现相比于vcu118，此处ddr多了AXI_CTRL信号，这会影响到对ddr地址空间的分配，因此我们将其外接，右击该接口，选择Make External，后面我们会对这个接口分配初始化的值。

 

 

 

由于我们要使用user bar空间，所以还需要添加AXI Bram Controller和Block Ram Generator两个IP

添加完成后双击AXI Bram Controller IP，选择AXI Lite

 

双击Block Ram Generator IP选择True Dual Port RAM

 

手动连接如下接口

 

点击Address Editor，配置地址空间，如图

 

 

右键选择Validate Design

 

 

这时会有这样的报错，原因是DDR4复位需要高电平，而1525提供的外接复位是低电平，因此需要对外接reset取反

添加Utility Vector Logic IP核

重新连接

 

再次校验，确保没有错误

 

当提示没有错误和警告时，返回Sources窗口中，右击.bd文件，选择Create HDL Wrapper

 

 

生成如下的HDL文件