Cadence Allegro PCB各层含义

在界面右侧选择Options，如下图各层的含义。

分类	层名称	含义
Etch	top	焊盘（铜皮）表层:
Board Geometry	Outline	板框层
Device Type	Assembly_Top、bootom	装配顶层,底层
Board Geometry	Place_Bound_Top	封装外形顶层
REFDES	Sikscreen_Top	顶层丝印
REFDE	asseembly _TOP，Bottom	顶层，底装配（位号）
Package geometry	Soldermask_Top、Bottom	顶层，底层阻焊-用于开窗
Package geometry	Paste mask_top	钢网表层
Component Value	Silksereen_TOP	装配（对应原理图中的VALUE值）
Component Value	asseembly _TOP	丝印（对应原理图中的VALUE值）
Route keepout	top/bottom/all	禁止走线表、底、所有层（一般封装资料中提示的禁止布局的地方我们也直接用Route keepout）
Via keepout	top/bottom/all	禁止打孔表、底、所有层
Board geometry	Dimension	封装尺寸标注
PACKAGE GEOMETRY	PLACE_BOUND_TOP；	添加高度信息

添加高度值方法：EDIT—PROPERTIES—选择PLACE_BOUND_TOP—找到Package Height Max—在右边VALUE栏中填入高度值即