三、13【Verilog HDL】编程语言接口（PLI）-自定义系统任务

追逐者-桥

于 2022-06-05 17:52:26 发布

阅读量1k

点赞数 1

分类专栏： # 《Verilog 数字设计与综合》(完) 文章标签： Verilog HDL PLI

本文链接：https://blog.csdn.net/arm_qiao/article/details/125112862

版权

15 篇文章 62 订阅

订阅专栏

前言

参考书籍：《Verilog HDL 数字设计与综合》第二版，本文档为第13章的学习笔记。

在设计时，经常遇到通过定义自己的系统任务和函数才能实现设计目标。为了做到这一点，设计者需要与表示设计的内部数据结构以及Verilog仿真器的仿真环境进行交互。

编程语言接口（PLI）提供了一组接口子程序，用于访问（读写）内部的数据表示，并可以提取仿真环境信息。用户定义自己的系统任务和函数可以通过这组预定义的PLI接口子程序来创建。

PLI范围较广，这里对于PLI的细节不做过多的解释，只是致力于不懂的人能够对PLI有一个基本认识。关于细节请参考IEEE Standard Verilog Hardware Descripyion Language文档。

理解PLI任务是如何应用于Verliog仿真中，一个使用PLI子程序的规范仿真流程。

用户自定义系统任务：用户在进行设计描述+激励是不仅可以使用标准的语言进行描述，也可以启动用户自定义的系统任务来对用户自定义系统任务进行调用与访问。
用户自定义C子程序：用户的自定义的系统任务都会被链接到一个用户自定义的C子程序上。该子程序上以PLI接口子程序标准库的方式实现，且代码可以通过C编译器编译。C子程序可以通过PLI接口进行一下操作：

这样就可以在不理解内部数据结构的前提下，对其进行访问。所有Verilog仿真器均适应。

设计者可以通过使用PLI库子程序来编写自定义的系统任务。Verilbing编译器需要链接用户自定义的系统任务，才能够连接到用户自定义C函数。

这里举一个简单的输出"Hello Verilog World"的用户自定义任务的C子程序。

#include "veriuser.h"     //添加io_printf的头文件(声明处)
int hello_verilog()
{
    io_printf("Hello Verilog World")
}

在Verilog代码中，无论任务$hello_verilog什么时候被调用，C子程序的hello_verilog都必须执行。执行后的新任务就会一直存在，只要代码调用，仿真器就会自动连接到PLI的C子程序。虽然不同仿真器连接方式不同，但是连接过程的基本原理仍然相同。

在连接最后阶段，生成了一个包含$hello_verilog新系统任务的特殊的二进制可执行文件。

调用当时和其他系统任务的调用类似

一旦用户自定义任务被连接到Verilog仿真器中，这样就可以被调用

module hello_top
initial
    $hello_verilog;
endmodule

每个模块被看作一组对象类型，其是Verilog中定义的元素，如：

每个集合包含模块的所有元素，PLI库子程序可以遍历整个内部表示。

用户自定义C子程序是用PLI库子程序编写的，PLI库子程序有两大类：存取子程序和实用子程序，其中vpi_子程序是以上两大类的扩展，这里不对其进行详解。

通常成为acc子程序

存储子程序总是以前缀acc_开头
使用时，开头必须调用子程序acc_initialize()，来初始化环境；退出时，用户自定义子程序acc_close()。
调用时必须在C程序中添加它的头文件acc_user.h。
存储子程序（acc_）使用句柄的概念来访问对象。句柄是预定义的指向设计中特定对象的数据类型。对象句柄标识符由关键词handle声明。 handle top_handle;