使用libero进行FPGA开发时,遇到了Instantiation of ‘xxx’ failed.问题。
原因:我的设计代码使用了VHDL语言,仿真文件使用的是verilog语言,libero自带modelsim软件不支持混合仿真。也就是设计代码和仿真代码使用的需要是同一种语言,不然软件会报错。
使用libero进行FPGA开发时,遇到了Instantiation of ‘xxx’ failed.问题。
原因:我的设计代码使用了VHDL语言,仿真文件使用的是verilog语言,libero自带modelsim软件不支持混合仿真。也就是设计代码和仿真代码使用的需要是同一种语言,不然软件会报错。