vivado 分析综合时，显示 synthesis failed，且没有给出错误类型

最新推荐文章于 2024-06-07 16:26:08 发布

第一FPGA

最新推荐文章于 2024-06-07 16:26:08 发布

阅读量1.2w

点赞数 15

本文链接：https://blog.csdn.net/baozouxiaoluoli/article/details/119817217

版权

在使用Vivado进行FPGA设计时，遇到Synthesis failed的问题且无错误提示，可能的原因是工程路径中包含中文字符。为避免此问题，建议初学者创建Vivado工程时确保整个工程路径全为英文，以防止因路径名称导致的编译错误。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

vivado 分析综合时，显示 synthesis failed，且没有给出错误类型

一种可能存在的原因

一种可能存在的原因

	**当在打开vivado工程点击 Run Synthesis 出现Synthesis failed，
而且Messages并没有error提示。此时可能是工程路径中有：“中文名”存在！
因此，初学者建立vivado工程时，整条路径都不能有 中文 路径！**

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

第一FPGA

关注关注

15
点赞
踩
10

收藏

觉得还不错? 一键收藏
12
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

vivado2018.2 Synthesis报错但是没有错误信息-解决办法参考

qq_16990181的博客

04-01

1万+

身份：学生，FPGA初学者，属于半只脚碰到门槛的那种问题描述：最近有一个项目需要FPGA编写PID算法，其中主要是涉及到有符号寄存器组之间的加减乘运算。编写完之后进行Synthesis编译，报错，但是没有错误信息，连一些相关的warning都没有，头大，大到像地球仪那种。然后查看错误日志输出文件，也没有任何信息，只是说了一句“no stack trace available, please u...

关于Xilinx软件vivado对工程“Run Synthesis”时报“synthesis failed”的解决方法

liuyi135799的博客

12-17

1万+

在对vivado进行安装并打开测试工程后，进行“Run Synthesis”，报“synthesis failed”，且未报错，如下图所示。在网上查找了一些方法，如添加“License”、安装早起版本、修改我的电脑名称等，均尝试失败。最终解决问题的方法是修改“计算机名”。前期在网上有看到类似的介绍。但我仅对“我的电脑”图标名进行了修改。正确的操作是鼠标“我的电脑”右键“属性”，查看“计算机名”。此处应为英文，且不可有空格或特殊字符。具体修改方法如下...

12 条评论您还未登录，请先登录后发表或查看评论

关于解决Vivado综合报错，但没有出现错误信息的解决方式

renjie________的博客

06-07

4585

该项目出问题的时候，我的Generate的方式是Global的方式，于是我重新选择了Out of contest per IP的方式Generate，随后进行综合，发现综合通过了，然后我又重新选回了Global的方式Generate，因为有些地方我要看ILA，所以必须要选择Global的方式，发现问题解决了，项目可以正常综合了。希望我的这篇文章能帮助到大家！

# Vivado 出现synthesis failed问题，解决办法

weixin_42756808的博客

12-13

1万+

Vivado 出现synthesis failed问题，解决办法对于小白来说，遇到这个问题也不知道是什么原因。vivado报synthesis failed错误，但是在Messages中没有显示有error,只有几个Warning。在网上查了很多，有说是因为杀毒软件的愿意，试了没有用（我使用的是vivado2017.4）。后面自己是将自己的电脑改成英文名字，就可以通过。遇到这种情况一般分为自己的工程出现中文路径，或者电脑出现中文名字，电脑的杀毒软件也可能会有影响，还有一种比较少见的就是加密软件，这几种

vivado对工程“Run Synthesis”时报“synthesis failed”的解决方法

qq_45237907的博客

08-22

4450

vivado对工程“Run Synthesis”时报“synthesis failed”的解决方法

[EXCEPTION_ACCESS_VIOLATION] Vivado synth failed不报错问题解决

BIGWJZ的博客

08-25

8376

[EXCEPTION_ACCESS_VIOLATION] Vivado synth failed不报错的问题解决 1. 问题描述 Vivado 综合失败，右上角显示红色failed，message框里没有error报错。从Tcl Console命令行找到log文件位置，打开log发现[EXCEPTION_ACCESS_VIOLATION] 错误，直接结束综合过程，没有返回任何错误代码。 2. 问题解决出错原因是本工程由另外一个工程复制而来，改动了一些IP核，但是并没有reset工程，reset ou

Vivido synthesis failed(synth_design ERROR)问题的解决

最新发布

03-24

综合错误 → 检查端口类型 → 发现reg类型输出 → 修改为wire类型 ↓ 添加中间wire → 连接子模块 → 通过assign输出 ↓ 验证子模块接口 → 检查时钟参数 → 重新综合 ``` 这种修改后，代码应该能通过综合。如果...

Diamond:Synthesis exit by 9

08-31

解决Lattice Diamond Version 3.10.0.111.2出现的Synthesis exit by 9. Done: error code 9 问题. 下载后双击运行，关机，重启。

vivado运行报错

03-02

### Vivado 运行时报错解决方案 #### 错误分析与处理方法当遇到`ERROR: [Common 17-39] 'launch_isim' failed ...上述措施能够针对性地应对不同类型的Vivado运行时错误，提高开发效率的同时也保障了项目的顺利推进。

vivado hls213-28

02-26

当遇到 `ERROR: [IMPL 213-28] Failed to generate IP` 这类错误时，通常意味着在执行 Tcl 脚本的过程中出现了问题。具体来说，在调用命令 `ap_source` 时返回了一个错误码。 #### 可能的原因和解决办法： 1. **...

Vivado Synth Faild无error 原因及解决办法

世界各处去跑马

12-22

1万+

问题描述： Vivado 2016.4 run synthesis->有warning无报错，最后 Synthesis Failed。原因：前辈说可能是机器的问题或者别的，不知道是不是多版本软件冲突。用2017.1就Synthesis能跑过解决方法待定：

Vivado Synthesis failed 解决办法

qq_44888785的博客

04-04

3879

遇到问题如下我电脑名称之前是中文名，改成英文名问题就解决了。改完电脑名字之后要重启电脑，然后打开Vivado，重新RunSynthesis就好了。

vivado编写zynq程序报错：synthesis失败和.metadata文件只读

qq_63592499的博客

02-10

1196

程序无误的情况下，前者是路径中存在中文；后者是路径中文件名存在空格。

vivado synthesis fail，没有报错可能原因

xuexiaokkk的博客

06-19

1949

不排除代码问题。查一下新增代码的语法。实例化两个子模块，端口都不对，也出现了synthesis fail 且没有报错。

Vivado错误，综合失败，且无error信息，可能原因

dalingertong的博客

05-23

6648

Vivado综合失败，且message中无error信息检查一下log信息，如果log信息里有TclStackFree: incorrect freePtr. Call out of sequence?，可能是因为计算机的名字不能为中文名，改为英文名就好

Vivado 报错Error:‘launch_simulation‘failed due to earlier errors.

qq_42878196的博客

01-05

6164

在使用Vivado 2018.3过程中，编辑完代码，看代码语法，并没有报错的地方，但仿真有报错，这时候Vivado会在仿真时，生成一个问题描述文件：xvlog.log