vivado 分析综合时，显示 synthesis failed，且没有给出错误类型

最新推荐文章于 2024-03-18 21:28:15 发布
最新推荐文章于 2024-03-18 21:28:15 发布
阅读量8.3k 收藏 9
点赞数 6
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/baozouxiaoluoli/article/details/119817217
版权

vivado 分析综合时，显示 synthesis failed，且没有给出错误类型

一种可能存在的原因

	**当在打开vivado工程点击 Run Synthesis 出现Synthesis failed，
而且Messages并没有error提示。此时可能是工程路径中有：“中文名”存在！
因此，初学者建立vivado工程时，整条路径都不能有 中文 路径！**
第一FPGA
关注
  • 6
    点赞
  • 踩
  • 9
    收藏
    觉得还不错? 一键收藏
  • 10
    评论
Vivado错误，综合失败，且无error信息，可能原因
dalingertong的博客
05-23 4942
Vivado综合失败，且message中无error信息 检查一下log信息，如果log信息里有TclStackFree: incorrect freePtr. Call out of sequence?，可能是因为计算机的名字不能为中文名，改为英文名就好
vivado synthesis fail，没有报错可能原因
xuexiaokkk的博客
06-19 1671
不排除代码问题。 查一下新增代码的语法。 实例化两个子模块，端口都不对，也出现了synthesis fail 且没有报错。
笔记-Vivado 综合失败但没有报错信息
最新发布
weixin_50515160的博客
03-18 838
Vivado 2019.1综合RTL代码失败，但没有详细报错信息；log显示：Abnormal program termination (EXCEPTION_ACCESS_VIOLATION)
vivado对工程“Run Synthesis”时报“synthesis failed”的解决方法
qq_45237907的博客
08-22 2466
vivado对工程“Run Synthesis”时报“synthesis failed”的解决方法
vivado hs_err_pid(an unexpected error has occurred)vivado综合报错没有err
weixin_44744760的博客
05-10 791
网上可以看到这种这种解决方法，但是打开文件发现并没有他说的乱码。仔细检查一下新写的哪个模块是不是input/output弄错了。查找bug不易呀，能气死人…其实是写的模块出了问题。
# Vivado 出现synthesis failed问题，解决办法
weixin_42756808的博客
12-13 1万+
Vivado 出现synthesis failed问题，解决办法 对于小白来说，遇到这个问题也不知道是什么原因。vivado报synthesis failed错误，但是在Messages中没有显示有error,只有几个Warning。 在网上查了很多，有说是因为杀毒软件的愿意，试了没有用（我使用的是vivado2017.4）。 后面自己是将自己的电脑改成英文名字，就可以通过。遇到这种情况一般分为自己的工程出现中文路径，或者电脑出现中文名字，电脑的杀毒软件也可能会有影响，还有一种比较少见的就是加密软件，这几种
关于Xilinx软件vivado对工程“Run Synthesis”时报“synthesis failed”的解决方法
liuyi135799的博客
12-17 8114
在对vivado进行安装并打开测试工程后，进行“Run Synthesis”，报“synthesis failed”，且未报错，如下图所示。 在网上查找了一些方法，如添加“License”、安装早起版本、修改我的电脑名称等，均尝试失败。最终解决问题的方法是修改“计算机名”。前期在网上有看到类似的介绍。但我仅对“我的电脑”图标名进行了修改。 正确的操作是鼠标“我的电脑”右键“属性”，查看“计算机名”。此处应为英文，且不可有空格或特殊字符。 具体修改方法如下...
Vivido synthesis failed(synth_design ERROR)问题的解决
热门推荐
Jayler_May的博客
01-03 2万+
最近使用Vivado编写CPU遇到了synthesis failed(synth_design ERROR)问题，但是Message里面居然没有ERROR信息，只有一些warnings。而且综合的时间特别长，相较于平时的综合时间大概多了2、3倍。         我用了两天时间钻研这个问题都没有解决。期间，我检查了多次都没有发现模块或者顶层文件出现问题，感到非常郁闷。         本来我以
[EXCEPTION_ACCESS_VIOLATION] Vivado synth failed不报错问题解决
BIGWJZ的博客
08-25 5644
[EXCEPTION_ACCESS_VIOLATION] Vivado synth failed不报错的问题解决 1. 问题描述 Vivado 综合失败，右上角显示红色failed，message框里没有error报错。 从Tcl Console命令行找到log文件位置，打开log发现[EXCEPTION_ACCESS_VIOLATION] 错误，直接结束综合过程，没有返回任何错误代码。 2. 问题解决 出错原因是本工程由另外一个工程复制而来，改动了一些IP核，但是并没有reset工程，reset ou
Vivado Synth Faild无error 原因及解决办法
世界各处去跑马
12-22 1万+
问题描述： Vivado 2016.4 run synthesis->有warning无报错，最后 Synthesis Failed。 原因： 前辈说可能是机器的问题或者别的，不知道是不是多版本软件冲突。 用2017.1就Synthesis能跑过 解决方法待定：
vivado2018.2 Synthesis报错但是没有错误信息-解决办法参考
qq_16990181的博客
04-01 1万+
身份：学生，FPGA初学者，属于半只脚碰到门槛的那种 问题描述：最近有一个项目需要FPGA编写PID算法，其中主要是涉及到有符号寄存器组之间的加减乘运算。编写完之后进行Synthesis编译，报错，但是没有错误信息，连一些相关的warning都没有，头大，大到像地球仪那种。然后查看错误日志输出文件，也没有任何信息，只是说了一句“no stack trace available, please u...
ug871-vivado-high-level-synthesis-tutorial.pdf
06-12
UG871 - Vivado Design Suite Tutorial: High-Level Synthesis (v2019.1)，UG871文档最新版本，适用于vivado 2017以及之后的版本
vivado-high-level-synthesis
05-19
xilinx的vivado工具的详细说明，内容不错，值得学习
WebGL Speech Synthesis 1.9.unitypackage
11-11
unity webgl 文字转语音
vivado高层次综合手册
11-05
Chapter 1: High-Level Synthesis Introduction to C-Based FPGA Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 Understanding Vivado HLS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14 Using Vivado HLS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 Data Types for Efficient Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76 Managing Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84 Design Optimization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129 RTL Verification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 Exporting the RTL Design. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193 Chapter 2: High-Level Synthesis C Libraries Introduction to the Vivado HLS C Libraries . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 Arbitrary Precision Data Types Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 HLS Stream Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219 HLS Math Library . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226 HLS Video Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236 HLS IP Libraries. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253 HLS Linear Algebra Library. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278 HLS DSP Library . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295 Chapter 3: High-Level Synthesis Coding Styles Introduction to Coding Styles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297 Unsupported C Constructs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297 C Test Bench. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302 Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312 Loops. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314 Arrays . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324 Data Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333 Hardware Efficient C Code. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363 C++ Classes and Templates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382 Assertions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 390 SystemC Synthesis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 393 Send Feedback High-Level Synthesis www.xilinx.com 5 UG902 (v2015.4) November 24, 2015 Chapter 4: High-Level Synthesis Reference Guide Command Reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414 GUI Reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484 Interface Synthesis Reference. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 488 AXI4-Lite Slave C Driver Reference. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 507 HLS Video Functions Library . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 521 HLS Linear Algebra Library Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 580 HLS DSP Library Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 589 C Arbitrary Precision Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 605 C++ Arbitrary Precision Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 619 C++ Arbitrary Precision Fixed-Point Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 638 Comparison of SystemC and Vivado HLS Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 662 Appendix A: Additional Resources and Legal Notices Xilinx Resources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 670 Solution Centers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 670 References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 670 Training Resources. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 671 Please Read: Important Legal Notices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 671
ug902-vivado-high-level-synthesis.pdf
06-12
UG902 - Vivado Design Suite User Guide: High-Level Synthesis (v2019.1), UG902最新版本
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
ug901-vivado-synthesis.pdf
05-27
最新版Vivado综合User Guide
VGA图片显示的VIVADO工程
05-11
基于vga的彩条显示工程之上，修改后显示图片（板上rom资源存储mif文件）
vivado synthesis failed 但无错误
06-09
如果 Vivado 合成失败了，但是没有任何错误提示，那么可能有以下几种原因： 1. 工程中存在未连接的信号或端口，导致 Vivado 无法正确地推断出电路结构。 2. Vivado 合成的限制设置可能太严格了，导致一些合法的电路结构被错误地认为是无效的。 3. Vivado 合成的时候可能使用了过时的或者不兼容的 IP 核，导致合成失败。 4. Vivado 合成的时候可能发生了内部错误或者异常，导致合成失败但没有正确地报告错误。 你可以尝试以下解决方案： 1. 检查工程中的所有信号和端口是否都正确连接，确保没有任何未连接的信号或端口。 2. 调整 Vivado 合成的限制设置，放宽一些限制，以便包容更多的电路结构。 3. 更新或者更换 IP 核，确保使用的 IP 核是最新的、兼容的，并且没有任何错误。 4. 尝试重新启动 Vivado，并重新执行合成操作，以便清除任何可能的内部错误或异常。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 10
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值