sdk vivado 添加文件_FPGA vivado、SDK使用及遇到的问题整理

一、新建vivado工程

在添加source file时，内部有sram或fifo的，先把sram，fifo需要转化成vivado可识别的.ngc格式，可以和RTL一起吃进去。添加RTL和SRAM等

在Add Existing IP时选Add Directories，选择IP core目录，或者add file吃.xci文件(xml格式的文件，它能够收集所有的配置信息)，vivado会自动识别添加IP core，我这个目录下放了3个IP core，被自动识别并陈列了出来。已经生成好的IP可以直接在创建工程时添加

IP package好后，可以在block design直接调用，使用方便。若是要package IP的，建议XDC文件搭建完block design之后再吃，不然IP内部包含约束的属性，不好修改。(但我想除非全用block design搭建工程，且IP不需要修改，package才会比较方便吧)

添加constraint file，这里提供了一个约束4个clock，设置为互斥的false path的样本。设为false_path后，穿频部分的电路不再做timing检查。

二、Package IP方法

(建议要Package IP的，前面的步骤就不要做，添加工程文件从这一步搞起，因为Package IP会自动打开一个工程，这样搭建Block Design的这个工程就是新的，不会和Pachage IP工程混乱)Tools-> Create and Package New IP -> Package current project -> include .xci file(官方推荐做法，.xci文件中include了优化流程的path，若include IP generated files可能会出现未知问题)–> Finish。

至此，左边Design Sources中出现IP-XACT，里面有component.xml文件，封存着IP相关信息。

点击中间最后一栏Review and Package -> edit packaging settings，可以勾选Create archive of IP，可生成Zip压缩文件，方便存档及使用。点击OK，点击右下角Package IP。User IP的package就打包好了，可以在Block Design中使用了。

点击Create Block Design，在IP Catalog-> User Repository -> UserIP 中就可以找到刚封装好的IP。

三、搭建SOC系统