synplify pro和lattice lse综合同一段verilog代码时的区别

对于同一段代码，synplify pro和lse综合结果是不同的，在这里小编只对inout引脚进行对比，为了节省大家的时间，小编先把结论给出，如下表。集成开发环境版本：lattice lse版本是3.11.0.396.4；synplify pro版本是n-2018.03l-sp1-1。

代码编程	synplify pro综合结果	lattice lse综合结果
代码中体现了输入和输出	bidir 双向	bidir 双向
代码中只体现输入	input 输入	bidir 双向
代码中只体现输出	output 输出	output trist 三态输出
代码中只体现高阻输出	unconnected 未连接	output trist 三态输出

测试代码如下，但是下边只使能了bidir的代码，其他的都注释掉了。小编用的是lattice的diamond集成开发环境，每次综合后查看speadsheet的引脚方向。

module inout_test(
		
		inout tp,
		input btn,
		output reg led,
		
		input sw
);
	
	//define intermediate variable
	reg dir;
	reg tp_out;