第2.1章 使用基本的门电路搭建一位半加器

参考资料:《编码的奥秘》
第12章:二进制加法机

要想实现加法,先来看看一位二进制加法运算的规律。
假设加数和被加数分别为A和B,输出结果位(个位)为S,进位位(十位)为C。

A | B  |  C|S
0 + 0 = 00
0 + 1 = 01

1 + 0 = 01
1 + 1 = 10

可以看出,
C跟A和B的关系为:只有当A和B同时为1的时候,C才等于1,即C=A&B

S跟A和B的关系为:当A和B相同时,S为0;当A和B不同时,S为1,即C为A和B的“异或”运算:C= A B。

与门很简单,现在来看“异或门”。异或门可以由组合电路来实现:先对A和B做“或”运算,再加一个“与清零”的电路,即当A和B都为1时,就将结果清零:

将整个电路简化为:


现在设计出的加法电路为:

简化为:

  • 11
    点赞
  • 28
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
好的,我来为您解答这两个问题。 首先,我们需要明确全加器和半加器的定义: - 半加器:用于计算两个单独的二进制位的和,输出结果包括和值和进位标志位; - 全加器:用于计算三个二进制位的和,其中两个输入位相加,再加上一个来自上一位的进位标志位,输出结果包括和值和进位标志位。 根据定义,我们可以使用1位半加器和1位全加器来设计4位全加器。首先,我们将4个二进制数的每一位分别输入到相应的1位全加器中,其中第一位的进位标志位输入为0。 接下来,我们需要将前三个全加器的进位标志位输出连接至第四个全加器的进位标志位输入端,如下所示: ``` C1 --+-- FA1 --+-- FA2 --+-- FA3 --+ | | | | +-- A1 --+-- A2 --+-- A3 --+-- A4 | | | | +-- B1 --+-- B2 --+-- B3 --+-- B4 | | | | +------->+------->+------->+-- S4 | | | +------->+------->+-- C4 | | +------->+-- S3 | +-- C3 | ... ``` 其中,C1、C2和C3分别为进位标志位,A1、A2、A3和A4分别为第一个、第二个、第三个和第四个二进制数的对应位,同理,B1、B2、B3和B4分别为第一个、第二个、第三个和第四个二进制数的对应位,S4为第四个全加器的和值输出,C4为第四个全加器的进位标志输出,S3为第三个全加器的和值输出,C3为第三个全加器的进位标志输出,以此类推。 这样,我们就成功地使用1位半加器和1位全加器来设计了4位全加器。 接下来,我们来介绍一下RS锁存器的内部结构。RS锁存器是一种基本的数字逻辑电路,用于存储一个比特(0或1)。它由两个输入端R和S、一个输出端Q和一个反相输出端Q'组成。 RS锁存器的内部结构如下所示: ``` +------+ +-----+ +------+ | | | | | | R --+ OR +-----+ NAND+-----+ Q | | | | | | | S --+ OR +-----+ NAND+-----+ Q' | | | | | | | +------+ +-----+ +------+ ``` 其中,OR门接收R和Q'作为输入,NAND门接收S和Q作为输入,输出分别为Q和Q'。 当R和S同时为0时,RS锁存器保持原状态不变;当R为1、S为0时,输出Q为0,Q'为1;当S为1、R为0时,输出Q为1,Q'为0;当R和S同时为1时,RS锁存器处于不稳定状态,输出随机。 希望这些解答能对您有所帮助!

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值