UltraScale架构的FPGA的存储接口解决方案如下图所示。其中IP 核中包括 User Interface Block、Memory Controller、Physical Layer模块。
实验使用的是ZCU106板子,需要使用DDR4的IP 核,在添加了IP核后发现有许多接口,通过查找https://www.xilinx.com/support/documentation/ip_documentation/mig/v5_0/pg150-ultrascale-mis.pdf
UltraScale架构的FPGA的存储接口解决方案如下图所示。其中IP 核中包括 User Interface Block、Memory Controller、Physical Layer模块。
实验使用的是ZCU106板子,需要使用DDR4的IP 核,在添加了IP核后发现有许多接口,通过查找https://www.xilinx.com/support/documentation/ip_documentation/mig/v5_0/pg150-ultrascale-mis.pdf