FII-PRA006/010开发板硬件实验一

FII-PRA006/010开发板硬件实验一

以一位全加器为例介绍如何利用开发板进行板载实验。一位全加器的Verilog代码如下：

1 2 3 4 5 6 7 8 9 10

module fadd1 (     input   a,b,ci,     output  sum,     output  co ); assign  {co, sum} = a + b + ci; endmodule

1. FII-PRA006/010 硬件下载及实验遵循如下步骤：
2. Quartus II新建工程
3. 编辑代码
4. Analysis and elaboration，排除语法错误
5. 仿真（可选），排除逻辑错误
6. 管脚锁定
7. 生成及编辑SDC文件（本章内容，可以不需要）
8. JTAG 下载器设定及下载界面设置
9. 硬件调试实验（试验）

由于1-6在前面的章节中已有详细的介绍，本节内容主要介绍7，8两个部分。

1. JT