【SystemVerilog笔记(一)】数据类型

（一）内建数据类型

1.按照四值逻辑和二值逻辑分类

• 四值逻辑类型：integer、logic、reg、wire等线网类型
• 二值逻辑类型：byte、shortint、int、longint、bit

2.按照有符号和无符号分类

• 有符号类型：byte、shortint、int、longint、integer
• 无符号类型：bit、logic、reg、wire等线网类型

※记忆：按位定义的变量是无符号的。

（二）软件常用类型

1.定宽数组

1）packed array
特点：位宽的声明都在变量的左侧，连续存储，节省空间，其初始化方式同向量的初始化方式相同。

eg. logic [3:0] [7:0] data; //其中左侧是高维，右侧是低维

2）unpacked array
特点：与packed相对应，位宽的声明不全在变量的左侧

eg. reg [15:0] RAM [0:4095]; //变量右侧的维度高于左侧；左侧是连续存储，右侧是非连续（独立）存储
eg. int array [0:7] [0:3];

• 常用数组循环操作：foreach(array[i])

2.动态数组

动态数组用[ ]进行声明，使用new[width]分配空间，使用foreach可以很容易的遍历。

int dyn[];
dyn = new[5];

3.队列

常用push_back()和pop_front()可以实现FIFO的功能。

eg. fifo[$] = {3,3};   //队列的赋值无需使用 `

4.关联数组

可以用来保存稀疏矩阵的元素。

eg. logic [63:0] assoc[*];

5.结构体

数据的集合，通常的使用方式是将若干相关的变量组合到一个结构体中。

struct {bit [7:0] r, g, b;} pixel;
typedef struct {bit [7:0] r, g, b;} pixel;
pixel my_pixel; //声明结构体变量

6.枚举类型

typedef enum {INIT, IDLE} state;

7.字符串

声明变量string s; 有很多相关的内置函数比如s.tolower()、s.getc()，另外，可以用$sformatf()生成字符串句子，eg：$sformatf("%s %5d", s, 42);