Allegro PCB 17.4学习笔记——入门PCB这一篇就够了！

已于 2025-04-18 21:33:34 修改
阅读量3.7k 收藏 67
点赞数 33
分类专栏： Allegro PCB基础使用教程 文章标签： 学习 笔记 经验分享 其他 百度
于 2024-11-11 21:43:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ch17372146119/article/details/143647300
版权

Allegro PCB 17.4学习笔记

一、准备工作

1、新建文件夹

在这里插入图片描述
在新建大文件夹里面再新建三个文件夹，分别放pcb设计文件,pcb设计用到的封装文件，原理图文件。如下：

2、打开PCB Edieor 17.4新建工程

放在PCB文件夹中，并命名。
在这里插入图片描述

3、准备好器件的封装和网表

3.1器件封装

器件封装的获取有三种方式：
1、自己根据数据手册画。
2、从别的已有的PCB工程中提取。
file->export->libiaries
在这里插入图片描述
选择导出目标文件夹->全导出
在这里插入图片描述

3、从网站上下载。

3.2网表

从原理图中导出。

3.3板框

3.3.1、板框结构复杂，一般是从结构工程师那获得.dxf文件。
3.3.2、结构简单可以自己在pcb中自己画。

板框放在Design_Outline层

添加矩形板框 Add->Rectangle ![在这里插入图片描述](https://i-blog.csdnimg.cn/direct/679d8a1454b4449ebf0c2b40efe972a7.png)

二、导入

1、.dra和.bsm

setup->user preference->path->library
在padpath和psmpath都添加封装文件路径。

2、板框.dxf

导出板框文件
在这里插入图片描述
在这里插入图片描述

导入板框：
在这里插入图片描述
在这里插入图片描述

3、过孔文件

从B站up主那获取后可以一直使用。
和.dra和.bsm一样在padpath和psmpath都添加路径。
在这里插入图片描述

4、网表文件

在这里插入图片描述
若导入网表出现类似下面的报错：
ERROR(SPMHNI-164): Problems with device '1*2P_2P54_PZ254V-11-02P'. JEDEC_TYPE property '插件2P54' is illegal: 'Package name has invalid characters or is too long.'.
是因为原理图器件封装中汉字是非法字符。

5、颜色导入

我使用的是一博一次PCB文件用的颜色搭配。
1、先从含有想要颜色搭配的PCB工程中Export.
在这里插入图片描述
2、再在新PCB工程中Import
在这里插入图片描述

6、光绘层叠

光绘层叠可以在自己的第一个工程中设置好，导出，存放在文件夹中，下次直接导入新的工程中。

在这里插入图片描述

钻孔文件每次都要重新生成，替换下。

在这里插入图片描述

三、布局

1、快速放置器件

在这里插入图片描述
放置完如下图：
在这里插入图片描述

2、选择性展示

如上图，封装的所有信息都展示出来，显得杂乱。
选择性展示操作如下：
1、显示器件位号：
在这里插入图片描述
2、元器件引脚号所在层Package Geometry-Pin_Number，打开即可显示引脚号。
3、打开需要关心的类。
在这里插入图片描述

3、修改格点密度、板框大小

修改格点密度：Setup->Design Parameter
在这里插入图片描述
修改板框大小：
在这里插入图片描述

四、布线

1、布线前操作

1.1、差分对添加与计算

1.1.1、差分对添加

1、手动添加
在这里插入图片描述
2、规则管理器添加

1.1.2、计算线宽与线距

根据确定的阻抗，不同的叠层会得到不同的线宽、线距。
设计好叠层，包括层厚，材料，电导率。

调整单端线的粗细，来改变阻抗。越粗阻抗越低。
调整差分线的粗细和间隔。越粗，间隔越小，阻抗越低。

在这里插入图片描述

1.2、线宽、线距规则添加

1.2.1、线宽

1、规则添加：
差分线、电源线的线宽单独设置。
在这里插入图片描述
2、规则驱动
在这里插入图片描述

1.2.2、线距

1、规则添加
在这里插入图片描述
2、规则驱动
在这里插入图片描述

2、布线操作

2.1、走线

按照下图设置：
Snap to connect point：自动捕捉走线的连接点，一般是勾选此选项；
Replace etch：去除环路走线，当走线形成环路、多余的线路时候，系统就会自动去除另一条线路，一般是勾选此选项的；

在这里插入图片描述

2.2、修线

2.2.1、推挤线和过孔

Active etch subclass:当前需要修线的层；
Vertex Action:推挤走线时，端点所做的处理，有以下几个选项；

Line corner:推挤走线的拐角；
Arc corner:推挤圆弧的拐角；
Move：推挤整条线；
None：不推挤拐角；

在这里插入图片描述

2.2.2、批量修改线宽

allegro自带的命令：“tbx changewidth” 就可以修改。不过Allegro pcb要换高级的工具，如下：
file->change editor->选择高级工具->ok

在这里插入图片描述

设置新的线宽->选中需要修改的旧的线宽->可以选中高亮->框选或点击原理图中需要修改的线->done

在这里插入图片描述
修改差分线的线宽和线距
在这里插入图片描述

Find 只选中Net>放在需要修改的差分线上>右击
在这里插入图片描述
在这里插入图片描述

2.3、等长规则添加

先连线，再设置等长规则。

2.3.1、选择需要等长的线，右键，选择Match Group.如下图：

在这里插入图片描述

2.3.2、如果出现下面黄色块，有两个原因：

1、有线还未连通。
2、两个位置需要打钩。如下图：

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

2.3.3、没显示长度

在这里插入图片描述

右键，Analyze。再点Length排序。

在这里插入图片描述
在这里插入图片描述

2.3.4、选择同一Match中最长的线最为基准。

在这里插入图片描述

2.3.5、开始蛇形等长

回到主界面

在这里插入图片描述
在这里插入图片描述

2.4、铺铜

在这里插入图片描述
在这里插入图片描述

隐藏铺铜

在这里插入图片描述

2.5、自动布线

Allegro自动布线只可以作为参考

五、后续检查调整

1、状态检查

DRC红色不行

在这里插入图片描述

2、尺寸标注

标注设置如下两幅图
Manufacture->Dimension-Environment->parameters

在这里插入图片描述
在这里插入图片描述

注意标注的层

在这里插入图片描述

右键->下图是直线标注

在这里插入图片描述

删除标注

在这里插入图片描述

3、字符调整

在这里插入图片描述

设置一个常用字符

在这里插入图片描述

按照下面修改后，框选需要修改的字符。

在这里插入图片描述
在这里插入图片描述

六、文件导出

可以点击下方链接进入单独的导出PCB所需文件的笔记
Allegro PCB17.4所需导出文件的详细说明

七、出现的问题

1、allegro pcb右侧option视框没了

“view”–“windows”，勾选“options”即可。

2、allegro pcb差分线为什么不能同时走

点击连线命令->放在差分的焊盘上->右键->关闭Single Trace Mode

3、差分线距的含义

规则添加中，下图中8.5是同一对差分线中线到线的距离。

Min Line Space不能设置为零，因为为0时，差分对走线，线距是8.5mil，但是会因小于20mil报错。

在这里插入图片描述
下图中20mil，是差分线对到差分线对的距离。
在这里插入图片描述

4、低版本Allegro看不了高版本的

通过下面步骤可从17.4降低到17.2

在这里插入图片描述

5、报错

5.1、放置器件缺少焊盘文件

在这里插入图片描述

Cannot load symbol 'TDFN_3X3_8L'   because WARNING(SPMHUT-127): Could not find padstack SMD94_63.

是因为缺少焊盘文件

打开器件封装.dra文件，根据下图选择

在这里插入图片描述

点击Edit,进入焊盘编辑器，另存为新的焊盘文件。

在这里插入图片描述
在这里插入图片描述

5.2、导入网表提示封装有非法字符

#1   ERROR(SPMHNI-176): Device library error detected.

ERROR(SPMHNI-164): Problems with device 'CX8836_QFN24L-4*4_CX8836'. JEDEC_TYPE property 'QFN24L-4*4' is illegal: 'Package name has invalid characters or is too long.'.

ERROR(SPMHNI-170): Device 'CX8836_QFN24L-4*4_CX8836' has library errors. Unable to transfer to Allegro.

#2   ERROR(SPMHNI-176): Device library error detected.

ERROR(SPMHNI-164): Problems with device 'CX3075B_1_DNF5*6-8_CX3075B'. JEDEC_TYPE property 'DNF5*6-8' is illegal: 'Package name has invalid characters or is too long.'.

ERROR(SPMHNI-170): Device 'CX3075B_1_DNF5*6-8_CX3075B' has library errors. Unable to transfer to Allegro.

#3   ERROR(SPMHNI-176): Device library error detected.

ERROR(SPMHNI-164): Problems with device 'CX3075B_1_DFN5*6-8_CX3075B'. JEDEC_TYPE property 'DFN5*6-8' is illegal: 'Package name has invalid characters or is too long.'.

ERROR(SPMHNI-170): Device 'CX3075B_1_DFN5*6-8_CX3075B' has library errors. Unable to transfer to Allegro.

#4   ERROR(SPMHNI-176): Device library error detected.

ERROR(SPMHNI-164): Problems with device 'CX3075B_DFN5*6-8_CX3075B'. JEDEC_TYPE property 'DFN5*6-8' is illegal: 'Package name has invalid characters or is too long.'.

ERROR(SPMHNI-170): Device 'CX3075B_DFN5*6-8_CX3075B' has library errors. Unable to transfer to Allegro.

原理图封装中不能有空格 * /
和一些中文字符 如；：“” {} 【】，。

6、错误定位

在这里插入图片描述

6.1、报错 dynamic shapes are out of date or enpty

只打开Bound,点击框框定位，删除边线。
在这里插入图片描述

7、切割/挖空铜皮工具功能异常

选中工具想要切割/挖空铜皮的时候，发现挖空不了，但是当你再次编辑该铜皮的时候发现你刚刚用工具框出的框框还显示在这里。这多半是因为覆铜参数设置不对。
在这里插入图片描述

八、效果展示

在这里插入图片描述

九、其他操作

1、高速线包地和沿线打孔

高速线包地和沿线打孔

用Allegro绘制PCB很实用的学习笔记
tianpu2320959696的博客
06-25 1万+
在开始使用allegro绘制PCB之前，我们先来了解一下单位换算： 1mil = 0.0254 mm 1mm = 39.3701 mil 默认情况下我们更倾向于使用mil单位绘制PCB板。 使用allegro画PCB的基本流程如下： 1 新建工程，File --> New… –> [Project Directory]显示工程路径 –> [Drawing Name]...
Cadence Allegro PCB设计准备工作图文教程【入门篇1-3】
fydar的博客
05-16 2253
很多刚入行的新手都会认为，PCB的设计指的就是布局布线，这么认为当然没错。但是对于新手来讲真正阻碍我们入手往往不是布局布线，而是PCB布局布线前的准备工作，本文以1个简单的单端转差分电路模块的Layout过程为例，详细说明使用Allegro进行PCB设计的的准备工作。
Allegro 17.4笔记（3）——PCB布线部分
qq_44742284的博客
07-05 3107
关于叠层与阻抗的详细信息可以看“爱上电路设计”的PCB板-叠层详细介绍，以下是链接。1.我们以一个1.6mm的四层板进行叠层和阻抗的操作。
AQPCB V2.66彩色抄板软件抄板软件，不限制电脑使用
最新发布
htzss1990的博客
03-13 566
不用担心学不会,含视频教程跟着视频教程一步步来操作就会了。支持系统：XP、win7、win10、win11系统。支持系统：XP、win7、win10、win11。1.按下键盘 Z键可隐藏图形元素,方便对图。3.修复高配置电脑出现闪退无法正常使用问题。6.解决导出AD格式丝印发生错乱BUG。2.修复频繁切换图层，会卡死问题。4.优化潜在BUG让软件更稳定。8.稳定的优化细节待你去发现！抄板软件，不限制电脑使用。5.新增走弧线与槽孔方法。
Allegro的使用与PCB绘制
热门推荐
YprgDay的博客(Yuan make progress everyday)
08-24 1万+
Allegro的使用与PCB绘制流程收录。
Cadence之Allegro：绘制PCB
wws的博客
03-28 4623
在框中填入你自定义的文件夹名称xxx，在生成gerber数据操作时，会自动在brd文件所在的目录下生成xxx文件夹。，然后点击Route，Route feedrate一般设置为1，配置效果如下。注意：这个未定义线宽需每一层都设置，如果没有每一层都选上，PCB表面是不会显示丝印的。如果需要修改编注显示的长度单位(mm / inch)，点击 Parameters。然后会出现如下界面，鼠标点击红框圈出来的几个点就可以动态调整外框大小了。，然后点击OK，配置效果如下。，然后点击Drill，配置效果如下。
Cadence Allegro 17.4安装教程以及学习笔记
花开那年
07-27 1万+
以上就是Candance Allegro 17.4的破解教程。接下来是个人的一个笔记记录，有需要的自行观看即可。Cadence Allegro Q交流学习裙：173416628。，我装D盘老是容易破解失败，而且路径上并没有中文，所以最终妥协，装了C盘。然后我们需要破解软件，打开Allegro破解大师。首先，打开如以下图片这个路径，首先，打开如以下图片这个路径，文件夹，用管理员身份运行。，等待破解完成即可。
cadence allegro 新建一个PCB文件，从外观尺寸到约束，正确的工作流过程
aifojun的博客
08-15 2170
使用allegro绘制PCB的开始准备工作，如何确定电路外框、提前规划好电气约束规则等
Cadence Allegro 入门教程笔记：Cadence Allegro 17.4安装教程
花开那年
08-07 2925
兄弟们，60天学完不过分吧？比找什么女朋友，花这么多钱更有价值吧？
【Allegro学习笔记】表面贴装封装设计过程——0603封装
01-20
本篇笔记主要介绍了如何使用Allegro软件设计0603表面贴装封装的过程。 首先，我们需要了解0603封装的基本信息。0603封装是一种常见的贴片元件尺寸，常用于电阻器和电容器，其尺寸为0.6mm x 0.3mm。在设计过程中，...
Allergo 17.4学习笔记-结构器件定位放置
weixin_47204148的博客
02-27 1148
cadence 17.4 allergo pcb layout 结构器件抓取 放置封装
Allegro_PCB_设计详细教程
01-17
Allegro_PCB_设计详细教程
allegro入门教程详细
01-11
allegro入门教程详细allegro入门教程详细allegro入门教程详细allegro入门教程详细allegro入门教程详细
Allegro PCB 设计教程
09-21
详细讲解如何使用 Cadence 公司的PCB Editor （Allegro）软件来进行印制电路板 （PCB）的设计。如何创建PCB 外形框图符号、PCB Editor 的使用、PCB 设计的规则设置以及PCB 设计的布局、布线等几个方面。
Candance Allegro 入门教程笔记：如何绘制PCB封装库？
花开那年
08-03 2376
(https://i-blog.csdnimg.cn/direct/cf124cc96bd347aeabb190fc5f77732f.png)
Allegro pcb 学习笔记（1）
Find的博客
06-28 496
SI PI EMC设计的基本原理 信号完整性，电源完整性，电磁兼容，电磁辐射等基本原理
CADENCE17.4教程——Allegro——新建PCB
weixin_46221037的博客
02-21 894
右侧Options窗格选择ROUTE KEEPIN-ALL层Contract内缩，输入内缩距离，Find层要选中Lines，然后选中边框即可（如果导入的DXF线之间有断开或是重叠，则没办法使用这个功能，需要手动去连接断开的地方或者删除重叠的部分）直接点击要放置的位置，或者在下方命令窗口输入“X-空格-横坐标-空格-纵坐标-回车”（输入刚才复制的坐标）放置，放完四个以后，右键Done完成。直接点击要放置的位置，或者在下方命令窗口输入“X-空格-横坐标-空格-纵坐标-回车”四次表示板框的四个端点。
Allegro PCB的制作
weixin_62567907的博客
11-18 3695
1、原理图 orcad到处网络表。 点击确定后生成3个.dat文件 2、 打开Allegro PCB design。File→Import→Logic 导入有问题会弹出对话框说明出问题的地方 3、PCB画板框 第一种方法 Add-line。选择Board Geometry中的outline层。线宽0.1mm角度90. 命令x 100 100 为绝对坐标。表示走线从起点走到（100，100）这个坐标 命令ix 100为增量，标识Y不变 从起点向右走100，ix ...
Allegro 制作 PCB
weixin_42545050的博客
06-04 973
【学习笔记】Allegro 建立 PCB 步骤 目录 【学习笔记】Allegro 建立 PCB 步骤 1. cross section 设置层叠结构 2. 导入/绘制 板框文件 3. 禁止布线层 route keepin & route keepout 4. 导入网表文件 import logic/Netlist 5. 设置配色与可见性 color dialog & env 文件的配置 6. 原理图和PCB交互式布局 7. 约束规则设置 cmgr...
Cadence Allegro 17.4
07-28
Cadence Allegro 17.4是一款EDA软件，用于电路设计和PCB布局。它包括三个主要的工具：PCB Editor 17.4用于绘制PCB和元器件封装，Padstack Editor 17.4用于绘制元器件焊盘，Capture CIS 17.4用于绘制原理图和原理图库。\[2\]这个软件有很多功能，但目前主要学习的是上述三个工具。通过学习Cadence Allegro 17.4，你可以提高自己的技能水平，为未来的职业发展提供帮助。\[3\]在学习过程中，记得要记录笔记，以便复习和加深理解。坚持学习下去，相信你能够掌握这个软件并应用于实际工作中。 #### 引用[.reference_title] - *1* *2* *3* [Cadence Allegro 17.4学习记录开始00](https://blog.csdn.net/qq_31444421/article/details/128895205)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^control_2,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值