vivado仿真小实验 —— 全加器仿真（附图讲解）

最新推荐文章于 2025-03-14 00:01:45 发布

我有一贱

最新推荐文章于 2025-03-14 00:01:45 发布

阅读量7.4k

点赞数 11

文章标签： fpga开发

本文链接：https://blog.csdn.net/chen308586/article/details/133031029

版权

本文详细描述了如何使用Vivado软件创建并仿真一个四位全加器，包括工程设置、编程文件（adder.v）编写和测试文件（tb_adder）的创建过程，以及仿真结果的展示。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

我看csdn上关于vivado仿真的小实验很少，正好老师让我给师弟们讲讲这个软件，我就自己写一个吧。

用vivado实现一个四位全加器，并用自带的仿真软件仿真

1.创建工程，这一步提前在D盘上创建个文件用来放project

然后一直点NEXT，直到下图

这步是选按照型号选板子，咱只做仿真实验的话，就随便选一个就行。

最后点Finish，就算完成了。

2.创建编程文件 adder

先点 + ，然后在弹出的页面中选择中间的design source，然后Next

点击creat File ,在弹出的界面中，输入上文件名：adder，点击OK。

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

我有一贱

关注关注

11
点赞
踩
73

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
打赏
打赏
打赏举报

举报

（4）FPGA仿真——全加器

m0_58077663的博客

05-26

1263

本节为全加器设计

vivado 仿真_Vivado经典案例：使用Simulink设计FIR滤波器

weixin_39723920的博客

12-04

1120

大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来Vivado经典案例：使用Simulink设计FIR滤波器，话不多说，上货。FIR(Finite Impulse Response)滤波器：有限长单位冲激响应滤波器，又称为非递归型滤波器，是数字信号处理系统中最基本的...

参与评论您还未登录，请先登录后发表或查看评论

FPGA——1位全加器和4位全加器的实现

chenyu128的博客

03-25

2万+

1位加法器和4位加法器

从零开始的 Verilog 生活

最新发布

DR5647的博客

03-14

921

加法器的原理

四位全加器及仿真程序-verilog

04-13

完整的全加器和仿真程序，四位全加器。采用verilog便携

verilog之四位全加器的编译及仿真（用开源免费的软件——iverilog+GTKWave）

weixin_30617561的博客

04-18

790

四位全加器的verilog的代码比比皆是，这里上一个比较简单的： /* 4位全加器全加器需要有输入输出，需要有下级向上进位的输入，需要有向上一位进位的输出。大家看一下，这个模块已经包含全部的输入输出信息。大家都知道，N位加法器得出来的出来的和最多是N+1位因此可以清晰从下面代码中看到相关信息。然后assign用的是阻塞赋值。相加即满足相关的需求。 */ mod...

Vivado程序设计-仿真流程

dunji_stars的博客

05-06

2万+

学生自用课程总结， 2023.5.28第一次补充; 2023.6.1第二次补充; 2023.6.17第三次补充；

Vivado仿真技巧——图像仿真

weixin_51116586的博客

11-01

2636

在进行FPGA设计时利用仿真工具进行逻辑仿真是不可避免的一个过程，仿真工具（常见的就是Vivado自带的仿真工具以及Modelsim）倒是大同小异。在波形仿真时，单纯使用initial生成信号是完全不够的，特别是在进行图像仿真的时候，我们总不能用initial生成一张图片。下面将介绍一下图像仿真技巧之一，利用VGA时序将图片输入到图片处理模块当中。

全加器仿真实验报告

06-06

全加器实验报告，有原理图和仿真结果

Quartus两种方法仿真全加器

cbm2001的博客

12-19

4358

使用 Quartus-ll 来仿真十分的方便，整个过程也并不复杂，配置开发板使用更加的直观，有一定的数字电路基础后，再来使用这个软件来仿真，就会得心应手。若要进一步实现4位全加器，可参考FPGA实现1位全加器和4位全加器-CSDN博客。

FPGA学习记录（一）vivado简单仿真全加器

weixin_47764659的博客

10-15

1288

FPGA学习笔记（一）vivado全加器简单仿真

全加器实验

10-19

全加器实验利用拨码输入任意两个 3 位二进制数，相加结果以16进制数输出到数码管上

vivado与modelsim的联合仿真教程.pdf

08-25

vivado与modelsim的联合仿真教程，帮助大家在vivado的平台上充分利用Modelsim进行仿真。

4位全加器的VHDL实现及仿真

04-30

比较简单的一个程序，但是是自己写的，仅供参考

全加器的设计与仿真

weixin_42576186的博客

01-01

731

全加器是一种逻辑电路，它能将多输入信号加起来得到单一输出信号。它通常由多个半加器和一些进位电路构成。要设计全加器，需要确定输入信号的位数和进制，以及输出信号的位数和进制。然后，需要设计半加器的电路，并在半加器之间连接进位电路。最后，可以使用电路仿真软件进行仿真，以确保电路能够正常工作。在仿真时，可以输入多组测试数据，并检查输出是否符合预期。如果发现问题，可以回溯设计步骤，修改电路并再次进行仿真...

《四位全加器的设计与仿真》实验报告

m0_52381146的博客

01-01

304

实验通过输入，和位拼接运算将高位对应大括号里的c_out,低位对应大括号里的sum实现四位全加器。仿真通过调用测试对象设定cin的取值，设定a的取值，设定b的取值，定义结果显示格式，最终实现四位全加器。设计模块名称fulladd_4bit，输入端口a，b，c_in。：设计模块名称full_adder4，输入端口a，b，c_in。//测试输出信号定义为wire型。//设定cin的取值。：利用实验一实现的模块设计一个四位全加器并仿真测试。

vivado仿真流程

weixin_45902176的博客

07-17

6413

上方红框为仿真软件，我们选择Vivado Simulator也即vivado自带的仿真软件；点击Run Simulation 之后点击第一个Run Behavioral Simulation 进行功能仿真。vivado开发软件自带了仿真工具，下面将介绍vivado的仿真流程，方便初学者进行仿真实验。一般将其命名为文件名_tb，其中tb为testbench的缩写，一般为仿真测试文件，再点击OK。本次我们在建立的工程基础上进行仿真文件的添加和仿真演示。在上述部分完成仿真代码的编写之后点击保存按钮。

四位全加器的设计与仿真

热门推荐

鸽子的博客

08-06

2万+

1. 实验题目四位全加器的设计与仿真 2. 实验目的利用实验一实现的模块设计一个四位全加器并仿真测试。 3. 实验要求设计模块名称fulladd_4bit，输入端口 a，b，c_in。输出端口sum,c_out。测试要充分。 4. 程序代码 VerilogHDL代码： module full_adder4(sum,cout,a,b,cin); i...

vivado.2020-Verilog两个半加器实现一个全加器-数字逻辑实验-IP核的使用

weixin_45707270的博客

11-10

1万+

1. 首先，新建一个项目作为半加器在Add Sources中创建一个Design Source,作为半加器。半加器的实现如下： module adder_half(a,b,S,C); input a,b; output S,C; assign S=a^b; assign C=a&b; endmodule 点击open elaborated design我们可以看到这样的一个元件：这就是我们刚刚完成的半加器，a,b为半加器的输入端，S,C为半加器的输出端，其中

vivado 全加器

01-03

### 设计和实现全加器电路 #### Vivado 中的一位全加器设计一位全加器能够接收两个输入比特以及一个来自低位的进位信号，并输出相加的结果与新的进位信号。其工作原理基于布尔代数，通过组合逻辑门来完成求和操作和计算新产生的进位。对于一位全加器而言，可以利用Verilog硬件描述语言定义模块如下所示： ```verilog // 定义一位全加器模块 module full_adder ( input a, input b, input cin, // 输入进位 output sum, output cout // 输出进位 ); assign {cout, sum} = a + b + cin; endmodule ``` 此段代码实现了最基本的加法运算并处理了可能存在的溢出情况[^1]。 #### 实现多位全加器（以四位为例）当需要构建更复杂的多位置二进制数值之间的加法时，则可以通过级联多个一位全加器单元形成一个多字节宽度的加法装置——即所谓的“串行进位链”。这里给出的是四个独立的一位全加器串联起来构成的一个完整的四比特宽的加法组件实例化方式。 ```verilog // 四位全加器顶层文件 module add_4( input [3:0] a, // 第一个4-bit被加数 input [3:0] b, // 第二个4-bit加数 input cin, // 初始进位输入 output reg [3:0] sum,// 结果寄存器 output reg cout // 终端进位标志 ); wire c1,c2,c3; // 中间进位线 full_adder fa0(.a(a[0]), .b(b[0]), .cin(cin), .sum(sum[0]), .cout(c1)); full_adder fa1(.a(a[1]), .b(b[1]), .cin(c1), .sum(sum[1]), .cout(c2)); full_adder fa2(.a(a[2]), .b(b[2]), .cin(c2), .sum(sum[2]), .cout(c3)); full_adder fa3(.a(a[3]), .b(b[3]), .cin(c3), .sum(sum[3]), .cout(cout)); endmodule ``` 上述代码展示了如何创建一个由单个FA组成的四级流水线结构，在每一阶段都传递当前位上的累加结果及其所产生的进位给下一级直到最后得到整个表达式的总和及最终进位状态[^2]。为了在Vivado环境中实际建立这样的项目，用户应当按照官方文档指导安装必要的工具包版本，并熟悉RTL级编程技巧以便于后续调试优化过程。