vivado仿真流程

已于 2023-07-18 10:12:50 修改
阅读量6.4k 收藏 62
点赞数 7
分类专栏： FPGA学习 文章标签： fpga开发
于 2023-07-17 22:07:05 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_45902176/article/details/131775989
版权

vivado开发软件自带了仿真工具，下面将介绍vivado的仿真流程，方便初学者进行仿真实验。

1、前期准备工作

在上一篇博客中我们已经详细介绍了vivado建立工程的流程，有需要的朋友可以移步vivado创建工程流程_L：L的博客-CSDN博客进行查看；本次我们在建立的工程基础上进行仿真文件的添加和仿真演示。

2、添加仿真文件

第一步点击Add Sources添加仿真文件，具体步骤如下：

接下来点击Add or create simulation sources,再点击Next

点击Create File创建文件

一般将其命名为文件名_tb，其中tb为testbench的缩写，一般为仿真测试文件，再点击OK

最后点击Finish完成文件创建

3、编写仿真文件代码

之后在sim_1文件夹下可以找到创建的文件

在上述部分完成仿真代码的编写之后点击保存按钮

4、进行仿真设置

鼠标右键点击SIMULATION,之后再点击Simulation Settings

上方红框为仿真软件，我们选择Vivado Simulator也即vivado自带的仿真软件；下方为仿真语言类型我们选择Mixed也即混合型

在Simulation中所示位置可以调节仿真的步进时长，此处设置为10ms；之后点击OK完成设置

5、功能仿真

点击Run Simulation 之后点击第一个Run Behavioral Simulation 进行功能仿真

运行结束后即可查看仿真结果并且进行相应的调节观察仿真波形图

FPGA 29 ，基于 Vivado Verilog 仿真实现：工具、代码、设计流程与时间单位全解析（ Vivado仿真流程，以及秒数单位全解析 ）
weixin_65793170的博客
03-01 1172
⭐在数字电路设计领域，Verilog 是一种广泛应用的硬件描述语言。为确保设计的正确性和稳定性，仿真环节至关重要，而这离不开各类专业的仿真工具。同时，时间单位在 Verilog 设计与仿真中起着举足轻重的作用，不同时间单位（如秒、毫秒、微秒、纳秒、皮秒）及其转换关系贯穿整个设计过程。这里将为你介绍常见的 Verilog 仿真工具，详细分析相关代码，阐述设计流程，融入时间单位的知识，并说明注意事项，助你全面掌握 Verilog 仿真。
Vivado下的仿真入门
热门推荐
曾立文的博客
11-04 10万+
Vivado 仿真入门
vivado基本使用流程（五、仿真）
weixin_42136437的博客
06-24 2301
一个vivado工程的创建、管脚、时钟约束,仿真,上板,信号抓取,全都包括了。
Vivado 自定义VHDL的IP核
DavidBrucesun的博客
12-29 3970
自定义VHDL的IP核 本文介绍基于VHDL语言的IP核的创建。 说明：使用软件版本为Vivado 2019.2 文章目录自定义VHDL的IP核一、创建IP核1.1 创建IP核管理工程1.2 设置IP核管理工程1.3 设置IP核二、编辑IP核2.1 打开IP核工程2.2 编辑IP核顶层文件2.3 自定义IP核inst文件三、完成IP核封装配置说明 一、创建IP核 1.1 创建IP核管理工程 打开 Vivado ，在 Tasks 下点击 Manage IP ，选择 New IP Location： 1
Vivado程序设计-仿真流程
dunji_stars的博客
05-06 2万+
学生自用课程总结， 2023.5.28第一次补充; 2023.6.1第二次补充; 2023.6.17第三次补充；
Vivado设计流程
04-12
Vivado设计流程：介绍了如何基于Vivado工具，利用Verilog HDL创建Vivado工程以及综合、仿真、实现和FPGA下板。
FPGA学习笔记（7）——Vivado Simulator仿真软件的使用
最新发布
qq_45362336的博客
06-27 3584
Simulator仿真虽然不需要使用硬件资源，但是需要编写激励文件，也就是testbench代码。仿真是设计输入后的第一个步骤，也是实现后的最后一个步骤，可以分为功能仿真（RTL仿真）和时序仿真。
vivado仿真
AI_vvv的博客
12-05 1万+
Verilog的代码编写完成了，代码是否正确，需要经过仿真的验证。 打开FreDivDou的工程， 仿真 点击Sources中的“+”， Add Sources 选择添加仿真文件，点击“Next”， Add or Create Simulation Sources 点击“Create File”， Create Source File File Type选择Verilog，File name填写仿真文件名称，点击OK， ...
【小技巧】vivado中功能仿真和时序仿真
FPGA/MATLAB学习教程/源码/项目合作开发
12-06 1万+
在vivado中我们一般需要首先对程序进行功能仿真，其操作方法如下： 此时，功能仿真的效果如下所示：下一步，如果有需要，我们对程序进行时序仿真，此时，操作步骤如下：先进行综合布局布线操作： 然后进行时序仿真，操作如下： 可以看到，在完成布局布线之后，可以点击时序仿真，仿真结果如下：时序仿真和功能仿真区别，我们将上述仿真结果放大可以看到： 在两个数据的变化中间，会有一个0不稳态输出。这个也是实际FPGA开发过程中需要主要的问题。
vivado仿真（无需testbench）
moerjie的博客
11-25 1635
添加simulation clock模块后如果进行RTL分析和综合的话会报错，目测可能是因为该模块只能用来行为级仿真。由于本人刚刚入门使用vivado，很多操作不甚熟悉，如有错误欢迎指正。
vivado与modelsim的联合仿真教程.pdf
08-25
vivado与modelsim的联合仿真教程，帮助大家在vivado的平台上充分利用Modelsim进行仿真。
基于MIPS多周期CPU设计报告，含代码与vivado仿真截图
11-26
本报告将详细介绍如何设计一个基于MIPS架构的多周期CPU，并包含实际实现代码以及Vivado仿真的截图，为读者提供直观的理解。 **1. MIPS架构概述** MIPS架构以简单的指令集、固定的指令长度和五级流水线（Fetch、...
【Vivado仿真流程】：设计前的正确性验证，一步搞定
首先概述了Vivado仿真流程，随后深入探讨了HDL语言在设计行为描述中的作用、仿真模型和测试平台的建立，以及不同仿真类型和验证方法。接着，本文详述了Vivado仿真环境的配置，包括软件安装、工程创建与管理、以及...
【Vivado仿真流程详解】：验证FPGA设计的正确步骤
![【Vivado仿真流程详解】：验证FPGA设计的正确步骤]...本文详细介绍了Vivado仿真流程，涵盖了从设计输入与管理到仿真环境搭建，再到仿真执行与结果分析的完整过程。在设计输入与管理部分，文章讨论了
Vivado 仿真
luoai_2666的博客
05-02 1747
仿真 PPM项目中，主程序下由很多子模块，仿真思路是 `timescale 1 ns/ 1 ns module sim1( ); reg clk1; initial begin clk1 = 0; end always #10 begin clk1 = ~clk1; end reg rst; reg [5:0] rst_cnt = 0; always@(posedge clk1) begin if(rst_cnt[5] == 1) begin r
Vivado行为仿真基本流程（入门级）----- 以与非门逻辑功能为例
你看不到我在伤心的博客
03-24 2万+
目录Vivado简介建立工程 Vivado简介 Vivado设计套件是FPGA厂商Xilinx开发的一套集成设计环境，该设计套件功能强大，目前最新的为Vivado Design Suite - HLx 2020.2版本。1 Vivado集成了仿真工具，不像Quartus不自带仿真工具，需要借助第三方仿真工具如Modelsim来查看仿真结果。本设计流程采用的版本为Vivado 2017.4。安装包放在百度网盘内，有需要下载的小伙伴请自取：链接：https://pan.baidu.com/s/1HVIqs1FE
Vivado18.3-Vivado Simulator仿真 学习笔记
weixin_42151221的博客
11-30 1万+
本视频学习自正点原子ZYNQ领航者FPGA视频-P9 1.Vivado Simulator仿真简介 Vivado 设计套件内部集成了仿真器Vivado Simulator，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在Vivado IDE 集成的波形查看器中显示。Vivado 还支持与诸如ModelSim、Verilog Compiler Simulator (VCS)、Qu...
VIVADO仿真
ed25137667的博客
12-28 1056
vivado仿真可以使用vivado单独仿真，也可以利用第三方软件（常用的modelsim）进行联合仿真，一般来说，vivado自带仿真可以满足小工程的仿真，对于一些特殊应用，如如需要看模拟波形，大量的图像算法仿真还是可以用modelsim，vivado自带仿真存在许多bug，在小工程看不太出来。vivado建立完工程后，可以在source文件夹下添加仿真文件。VIVADO自带仿真用法。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值