verilog——奇偶校验位

最新推荐文章于 2024-08-13 09:57:44 发布

cherry1307

最新推荐文章于 2024-08-13 09:57:44 发布

阅读量5.2k

点赞数 1

分类专栏： verilog

本文链接：https://blog.csdn.net/cherry1307/article/details/97690389

版权

verilog 专栏收录该内容

10 篇文章 0 订阅

订阅专栏

#奇偶校验位
module parity(bus,odd,even);

input [7:0] bus;
output odd;
output even;
assign odd = ^bus;
assign even = ~odd;

endmodule 
#模10加法计数器
module count10(cout,qout,rst_n,clk);

input clk,rst_n;
output reg [3:0] qout;
output cout;

always @ (posedge clk or negedge rst_n)
begin
    if(!rst_n)
        qout <= 0;
    else
        if(qout < 9)
            qout <= qput + 1;
        else
            qout <= 0;
end
assign cout = (qout == 9) ? 1:0;

endmodule