前言
由拉扎维的模拟微电子可知,晶体管的非线性会带来高次谐波:
如果用电流表示,则:
电路仿真
那么这里的g1,g2,g3怎样用Cadence仿真得到呢?
受限原理图如下,记得设置变量Vgs。
在仿真器ADE中,加入三个输出表达式:
OS("/M1" "gm")
deriv(OS("/M1" "gm"))
deriv(deriv(OS("/M1" "gm")))
分别命名为g1,g2,g3。
也可以利用calculator得到这个表达式,更详细的过程可以参考这位博主的博文:模拟CMOS集成电路设计中的gm/id设计方法及用Cadence Virtuoso IC617仿真有关参数曲线
在dc中设置Vgs变量扫描,之后就可以得到g1,g2,g3的曲线啦:
不过有趣的是,这是对于单个的晶体管而言。如果是对于差动结构,非线性产生的谐波就不含有偶次谐波了:
因此差动结构相比于单个的晶体管线性度要更好,但是要付出功率倍增的代价。