quartus II :FIFO-modelsim、signalnap仿真

使用时肯定是先写入的,一次突发写,给出数据长度,写完长度以后,full信号有效了变高。
读的时候,读一个以后full信号就变低了。都读完了,空信号变高

1、端口在这里插入图片描述
2、例如我们定义了32个字节的fifo,则在最开始的时候empty为高,写入一个数据以后就变低了。当写完32个数据以后,full变高。读取一个字节以后,full再次变低。usedw标志fifo中还有多少个数据
3、写时序-modelsim
在这里插入图片描述
4、读时序-modelsim
在这里插入图片描述
5、signalnapII仿真
在这里插入图片描述

  • 1
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值