异步fifo 读写时钟差别太大问题 (首先这个设计是不合理的)

最新推荐文章于 2024-04-19 10:41:53 发布
最新推荐文章于 2024-04-19 10:41:53 发布
阅读量6.7k 收藏 19
点赞数 3
分类专栏： soc 时序相关
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/cy413026/article/details/99864600
版权

异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？

读写指针的同步setup/hold会有问题，系统根本不应该出现这么大频率比的两个异步时钟域。

假设timing上没有问题，在功能上我认为也会出问题，假设读时钟特别快，读地址指针也在快速变化，那么同步到写时钟的指针有可能是随机错误，而不是格雷码的1bit错误(因为变换太快timing不满足在读时钟域看到的就是多个bit在同时跳变)

该问题的讨论可以参考：

今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？

cy413026
关注
  • 3
    点赞
  • 踩
  • 19
    收藏
    觉得还不错? 一键收藏
  • 4
    评论
专栏目录
异步fifo verilog代码.rar_fifo verilog 实现_fifo的读写_异步FIFO
09-15
实现了一种异步时钟同步的fifo设计，可实现不同时钟域读写fifo的互联
异步FIFO跨时钟域，写的快、读的慢
qh_aichun的博客
10-23 2798
DCM逻辑：DATA路径 因为是写得快读得慢，写时钟周期比读周期小，所以在写满以后，等待下一个读周期上升沿就得到读满信号； 异步FIFO跨时钟域问题，读写时钟不同，不能确定，写满信号和读空信号，采用的FIFO策略是，先写满，写的过程通过帧拉高，帧数据有效等来进入写的状态机，确定写的数量并缓存计数，确定写满。 写满信号到来之后，输出，接收读请求，进入读的状态机，读出有效计数等与写的缓存计数时，就可以判定读空了； 值得关注的一个信号是rd_control控制top层的模块读进程，并且因为跨时钟域的原因，需要等待
异步FIFO约束set_max_delay
最新发布
qq_43433724的博客
04-19 1171
set_max_delay [-datapath_only] -from [ node_list] -to [node_list] delay_value
单片机与DSP中的一种异步FIFO的设计方法
12-10
摘要：使用FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法，设计功能正确的FUFO会遇到很多问题，探讨了两种不同的异步FIFO的设计思路。两种思路都能够实现功能正确的PIFO。 关键词：异步FIFO 握手 同步 二进制 格雷码本文所研究的FIFO，从硬件的观点来看，就是一块数据内存。它有两个端口，一个用来写数据，就是将数据存入FIFO；另一个用来读数据，也就是将数据从FIFO当中取出。与FIFO操作相关的有两个指针，写指针指向要写的内存部分，读指针指向要读的内存部分。FIFO控制器通过外部的读写信号控制这两个指针移动，并由此产生FIFO空信号或满信号。对于异步FIFO而
异步fifo的设计(FPGA)
01-19
本文首先对异步 FIFO 设计的重点难点进行分析，给出详细代码。　　一、FIFO简单讲解　　FIFO的本质是RAM， 先进先出　　重要参数：fifo深度(简单来说就是需要存多少个数据)　　fifo位宽(每个数据的位宽)　　FIFO有同步和异步两种，同步即读写时钟相同，异步即读写时钟不相同　　同步FIFO用的少，可以作为数据缓存　　异步FIFO可以解决跨时钟域的问题，在应用时需根据实际情况考虑好fifo深度即可　　本次要设计一个异步FIFO，深度为8，位宽也是8.　　代码是学习Simulation and Synthesis Techniques for Asynchronous FIFO De
异步FIFO设计与实现及相关问题
weixin_43727437的博客
12-25 1424
与普通存储器的区别是不需要外部读写地址线，缺点是只能顺序写入，顺序读出数据，数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指针的地址。 异步fifo读写分别采用不同的时钟，可以用来跨时钟域。也可以进行数据输入输出的位宽转换。 FIFO的深度计算 数据突发长度（burst length）： 模块A向FIFO中写入数据，模块B从FIFO中不间断的读出数据，模块A...
异步FIFO
luxinwylive的博客
08-18 748
module fifo ( input wclk , rclk , w_en , r_en , rst_n, input [Wsize-1:0] wdata, output fifo_full , fifo_empty, output [Wsize-1:0] rdata ); param...
关于FIFO的一些问题
fgupupup的博客
08-26 7705
Q1：RDCLK和WRCLK差距较大时，是否会造成multi-bit的问题？是否会造成跳过了full而full+1的状态漏过满？ A1：总结一下几点：https://zhuanlan.zhihu.com/p/22681019              1.慢时钟采快时钟会出现漏采，虽然不会出现功能错误，但是将空满新号的判断变得更为保守，效率因此会i降低。             2.由于出现...
FIFO 最小深度计算 举例 总结
m0_49540263的博客
03-08 700
例子 - 1：f_wr > f_rd，连续读写 写时钟80MHz。 读时钟50MHz。 Burst_Len = 120，也就是要求至少安全写入120个数据。 连续写入和连续读取，无空闲时间，写入后立即开始读取 ,读写宽度相同。 Sol: 写速率 > 读速率，FIFO迟早会被写满，但它要求至少写入120个数据后FIFO不满。 写入120个数据耗时 120 * 12.5 ns = 1500 ns 。 写入开始后FIFO内数据以 30M/Date 速率增加。 数据增加持续了 1500 ns ，FIFO
一文看懂异步 FIFO 架构（二) 读写时钟独立的异步 FIFO
记录学习历程
05-09 2321
目录 写在前面 亚稳态 解决时间 MTBF 和可靠性 同步 采样计数器 同步：解决可靠性问题 悲观报告：正确处理错误 架构 1 创建空、满条件 第一个解决方案 执行 时序考虑 往期系列博客 写在前面 在本系列的前一部分中，我们看到了如何使用以下方法设计同步 FIFO一个双端口、非寄存输出 RAM。 这部分检查了相同的概念如何可能扩展以产生具有独立、自由运行的读取和写入时钟的 FIFO。 有自由运行的时钟简化了一些问题，但这会导致针对特定情况的解决方案。最普遍的情况是对
跨时钟域FIFO的老话题：快时钟域的地址信息如何同步到慢时钟域？
u010368758的博客
07-27 5211
跨时钟域FIFO的老话题：快时钟域的地址信息如何同步到慢时钟域？ 时钟, 面试官, 同步器 昨天面试被问题这个问题，面试官问译码FIFO的关键技术，如何解决？ 我当时以为理解的没问题，就按照Clifford Cummings的论文上来讲。关键技术在于处理译码读写时钟域的地址信息，产生空满信号。解决方法是使用同步器降低亚稳态，使用格雷码保证每次只变1位，即使采错
异步FIFO的VHDL设计
02-03
摘要：给出了一个利用格雷码对地址编码的羿步FIFO的实现方法，并给出了VHDL程序，以解决异步读写时钟引起的问题。   关键词：FIFO双口RAM格雷码VHDLFIFO（先进先出队列）是一种在电子系统得到广泛应用的器件，通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。FIFO的实现通常是利用双口RAM和读写地址产生模块来实现的。FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、与写时钟同步的写有效（wren）和写数据（wr_data）、与读时钟同步的读有效（rden）和读数据（rd_data）。为了实现正确的读写和避免FIFO的上溢或下溢，通常还应该给出与读时
FPGA/IC笔试面试（一）：异步FIFO最小深度计算
qq_40483920的博客
08-26 2640
目录突发数据长度（Burst Length）常见FIFO深度计算情况一、写时钟 > 读时钟（写比读快）1、读写都没有空闲周期2、读写有空闲周期二、写时钟 = 读时钟（写读一样快）1、读写没有空闲周期，且相位相等2、读写没有空闲周期，相位不等3、读写有空闲周期，无相位差三、写时钟 < 读时钟（读比写快）1、读写没有空闲周期3、读写有空闲周期四、最坏情况（背靠背）1、背靠背2、背靠背计算四、最常考（问）的情况 异步FIFO是一种常用的跨时钟域的设计，应用非常广泛。在平常设计中，我们都是调用IP核，设
格雷码异步FIFO
dxz44444的博客
07-29 409
格雷码设计异步FIFO，读快写慢，读时钟会出现漏采样的情况，漏采的数据留在FIFO中，导致满信号间断分布。 源文件： module dual_clk_fifo #(parameter DATESIZE = 8, parameter ADDRSIZE = 4, parameter ALMOST_GAP = 3 ) ( input [DATESIZE-1:0] wdata, input winc, wclk, wrst_n, input rinc, rclk, rrst_n...
快到慢的跨时钟域处理
weixin_44101336的博客
04-24 4761
如果你写过异步FIFO，格雷码的传输就已经包括慢时钟域到快时钟域以及快时钟域到慢时钟域的处理方法了，自己之前的异步FIFO由于理解没到位，快时钟域到慢时钟域的处理也是打拍，原因是快时钟域的时钟频率不够快。所以debug没问题。 步入正题 快到慢常用异步握手。 握手包括同步握手和异步握手； 1、同步握手： AXI协议的VALID 和 READY信号就是同步握手关系； 2、异步握手（参考除夕之夜微信公众号） 同步逻辑设计中，脉冲信号是指从快时钟域输出的有效宽度小于慢时钟周期的信号。如果慢时钟域直接去采集这种窄脉
FIFO学习与理解
Allcce的博客
03-17 913
FIFO相关知识
异步FIFO跨时钟域，写的慢，读的快
qh_aichun的博客
10-23 3597
DCM逻辑：CMD路径 因为是写得快读得慢，写时钟周期比读周期大，所以在写满以后，下一个读周期上升沿就很快的得到读满信号。 异步FIFO跨时钟域问题，读写时钟不同，不能确定，写满信号和读空信号，采用的FIFO策略是，先写满，写的过程通过帧拉高，帧数据有效等来进入写的状态机，确定写的数量并缓存计数，确定写满。 写满信号到来之后，输出，接收读请求，进入读的状态机，读出有效计数等与写的缓存计数时，就可以判定读空了。 值得关注的一个信号是rd_control控制top层的模块读进程。 以下是verilog代码，因前
FIFO相关问题汇总（一）
weixin_44590534的博客
06-28 1167
FIFO相关问题汇总
用verilog写一个读写异步时钟fifo
09-05
module AsyncClockFifo( input wire clk, input wire rst, input wire wr, input wire rd, input wire [DATA_WIDTH-1:0] data_in, output reg [DATA_WIDTH-1:0] data_out ); parameter DEPTH = 16; // FIFO深度 parameter DATA_WIDTH = 8; // 数据位宽 reg [DATA_WIDTH-1:0] fifo [0:DEPTH-1]; reg [4:0] wr_ptr; reg [4:0] rd_ptr; reg [4:0] count; always @(posedge clk or posedge rst) begin if (rst) begin wr_ptr <= 0; rd_ptr <= 0; count <= 0; end else begin if (wr && !rd && count < DEPTH) begin fifo[wr_ptr] <= data_in; wr_ptr <= wr_ptr + 1; count <= count + 1; end if (!wr && rd && count > 0) begin data_out <= fifo[rd_ptr]; rd_ptr <= rd_ptr + 1; count <= count - 1; end end end endmodule ``` 这是一个使用 Verilog 编写的简单的异步时钟 FIFO，它有以下端口： - `clk`：时钟输入 - `rst`：复位输入 - `wr`：写使能输入 - `rd`：读使能输入 - `data_in`：数据输入 - `data_out`：数据输出 参数 `DEPTH` 表示 FIFO 的深度，参数 `DATA_WIDTH` 表示数据位宽。 在时钟上升沿或复位上升沿触发的始终块中，根据写使能和读使能的状态，以及 FIFO 的当前状态，进行数据的写入和读取操作。同时，维护写指针 `wr_ptr`、读指针 `rd_ptr` 和当前 FIFO 中的数据个数 `count`。 这里使用了一个简单的数组实现 FIFO，并通过指针进行读写操作。当写使能有效且读使能无效且 FIFO 未满时，将输入数据写入到指定位置，并增加写指针和数据个数。当写使能无效且读使能有效且 FIFO 非空时，从指定位置读取数据并输出，并增加读指针和减少数据个数。 请注意，这只是一个简单的示例，实际应用中可能需要添加更多的控制逻辑和状态机以确保正确的读写操作。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值