浅谈power signoff之什么是IR drop

已于 2024-05-23 19:36:29 修改
阅读量1.9k 收藏 12
点赞数 2
分类专栏： # 功耗与低功耗 文章标签： IR-drop
于 2024-05-23 19:35:43 首次发布
原文链接：https://www.eefocus.com/article/521602.html
版权

目录

什么是IR Drop

静态IR drop和动态IR drop

引起IR drop的原因

IR drop引起的后果

IR drop分析和修复

推荐器件

什么是IR Drop

芯片中的电源（VDD 和 VSS）通过metal rail和metal stripe均匀分布，称为电源传输网络（Power Delivery Network，PDN）或power grid。PDN 中使用的每个金属层都具有一定的电阻率。当电流流过供电网络时，一部分施加的电压将根据欧姆定律在 PDN 中下降。电压降的量将是 V = I.R，称为 IR  drop。

图 1 显示了电源网络中的 IR  drop。任何金属网络都可以假设为小 的R 和 C 的组合。

图1 金属网络中的IR drop

如果金属线的电阻率很高或通过电源网络的电流量很大，则电力输送网络中可能会下降大量电压，这将导致标准电池可用的电压低于实际电压施加的电压。

如果在电源端口施加 V1 电压并且电流 I 在具有总电阻 R 的特定网络中跟随，则标准电池另一端的可用电压 (V2) 将为：

V2 = V1 – I.R

由于供电网络中的 IR 下降，即使在电源端口中应用了足够的电压，标准单元或macro有时也无法获得运行它们所需的最低工作电压。在到达标准电压之前，电力输送网络中的电压降称为 IR  drop。

这种下降可能会由于标准单元延迟的增加而导致芯片性能不佳，并可能由于建立/保持时序违规而导致芯片功能故障。为避免此问题，必须进行 IR 分析，并在设计中考虑其对时序分析的影响。

静态IR drop和动态IR drop

静态 IR 压降是在没有输入切换时供电网络 (PDN) 中的电压降，这意味着电路处于静态阶段。而动态 IR 压降是输入连续切换时供电网络中的电压降，这意味着电路处于功能状态。动态 IR drop 将取决于instance的切换速率。

图2 静态和动态IR drop示意图

当输入连续切换时，更多电流将流入实例和 PDN。所以PDN中会有更多的IR drop。因此，一般动态 IR 压降大于静态 IR 压降。

引起IR drop的原因

引起IR drop主要由如下原因。

1.       pg plan较差，power stripe宽度太小，间距太大；

2.       供电网络中via（通孔）数量不足；

3.       decap cells 数量不足；

4.       high local cell density（局部实例density过高）；

5.       high local switching ratio（局部翻转率过高）；

6.       较大浪涌电流；

7.       电压源数量不足；

8.       Pg plan使用的metal具有较大RC；

IR drop引起的后果

标准单元的延迟取决于单元的实际输入电压，如果电压减少，则单元的延迟会增加。单元延迟的增加可能会影响设计的性能。如果标准单元的可用电压低于特定水平，则该单元可能会完全停止工作，并可能导致设计功能失效。或者有时 IR 压降在限制范围内，只有单元延迟增加，这会影响设计的建立和保持时序，有时会导致建立和保持时序失败。

如果由于特定设计区域中的大量开关活动而导致电流需求突然增加，则 VDD 也可能突然下降。这种类型的 VDD 电平下降称为voltage drop。或者它可能导致地电压水平突然升高，这称为ground bounce。这些统称为电源噪声。图 3 显示了由 IR 压降引起的电源噪声。

图3 IR drop引起的电源噪音

IR drop分析和修复

常用的IR 分析工具是：Ansys的RedHawk和Cadence 的Voltus。

常用fix IR drop的方法有：

插入足够数量的decap cell，这将促进电力输送网络；规划更合理的pg plan；合理控制local cell density；将高翻转的的cell留足一定的keep-out margin；等。

推荐器件

更多器件下载所有器件模型

器件型号数量器件厂商器件描述数据手册ECAD模型风险等级参考价格更多信息
AD8338ACPZ-R71Analog Devices IncLow Power, 18 MHz Variable Gain Amplifier

低

$11.72查看
HZ0402B102R-101LAIRD PLCData Line Filter, 1 FUNCTIONS, 0.2 A, FERRITE CHIP, SURFACE MOUNT

低

$0.05查看
ER145051EEMB Co LtdPrimary Battery,

中

$3.28查看

cy413026
关注
专栏目录
【面试题】芯片中的IR drop现象是什么？
moon9999的博客
07-27 1034
动态IR drop： 动态IR drop是指在芯片在工作时，由于电流瞬时变化（如频繁的时钟上升沿或数据传输），导致电压瞬时下降的现象。这些场景中的电流瞬时变化会导致电源供应路径上的电压下降，因为芯片的电源线和地线都具有一定的电阻和电感。综合来说，静态IR drop是芯片在稳态运行时的电压下降，而动态IR drop是芯片在动态工作过程中由于瞬时电流变化引起的电压下降。优化设计结构：在设计阶段，考虑到动态IR drop问题，可以对电路结构进行优化，减少逻辑门之间的电流瞬变，从而降低动态IR drop的影响。
低功耗设计-ir drop的signoff corner怎么选择？
m0_61544122的博客
10-31 597
2.tt的（tt85 是比较接近芯片真实工作情况的）；我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？有要求就用要求的就好，没要求前两种看公司需求。3.signoff文档要求的；有几个方向，看公司需求吧。
关于IR Drop和Power的理解
m0_61003348的博客
03-01 2466
在实际项目中，我们一般很晚才拿到VCD波形，而且VCD波形不能cover所有场景，所以vectorless分析过程中如何设置合适的toggle rate非常重要！太大结果悲观，不容易收敛。太小结果太乐观，发现不了真实存在的问题。特别是对于一个新项目新工艺。ReHawk在跑IR的时候会先计算power，这个power和ptpx计算的power会有部分差异，一般RedHawk的结果会大一些，2-3倍也属于正常情况。关于用RedHawk做IR Drop分析的过程中，工具是转化成电流X电阻的方式计算电压降的。
tsmc40 low power signoff guide
最新发布
08-15
tsmc40 low power signoff guide
IR Drop 、EM、Noise 和Antenna
sinat_41774721的博客
07-21 1万+
动态IRDrop产生原因是电源在电路开关切换的时候电流波动引起的电压压降,发生在时钟的触发沿，时钟沿跳变引起大量晶体管开关，带来组合逻辑电路跳变，使芯片短时间内产生很大的电流。在分析noise时，将产生noise信号源的网络称为侵害net，受到串扰的网络称为受害net。这种方法通过改变金属布线的层次来解决天线效应，但同时增加了通孔，由于通孔的电阻会直接影响到芯片的时序和串扰问题，所以严格控制布线层次变化和通孔的数量。随着工艺技术的发展，栅的尺寸越来越小，金属的层数越来越多，发生天线效应的可能性就越大。...
IR_drop分析
seu他山之石的博客
07-02 8872
IR_drop分析
IR Drop电压降
qq_44347276的博客
08-29 4516
好的电源网络电流分布均匀，电源网络有一组以芯片中心等电位的同心圆，最大的电压降在芯片中心，IR Drop的peak值比average值大很多，peak值一般发生在worst-case下的门的开关活动。静态电压降式设计的平均电压降，平均电流取决于时间周期，在老工艺节点电源网络及未进行开关活动的逻辑电路的耦合电容的分析是有效的。电源网络提供的电流（di/dt）;电源/地的pad放置不合理，block放置错误，全局电源布线太差，电源环不足，电源条线宽度不足，电源条线数不足，via缺失，电源Pad的数量不足。
【数字后端设计--PA分析】芯片设计中的IR drop是什么？
m0_61003348的博客
09-13 3216
随着工艺制程不断演进，金属宽度变小、金属层数增加，引入电源网络的电阻明显增加，指从芯片源头供电到Instance。网络上电压下降或升高的一种现象。IR Drop是指出现在电源。
芯片的IR drop是什么
weixin_52636726的博客
12-27 1万+
IR这个词并不是什么缩写，这里的I就是指电流，R是指电阻，他们放在一起相乘，得出来的结果就是电压。所以说IR drop就是指电压降，哈哈，刚接触芯片后端会看到太多缩写，突然来个IR一时会反应不过来是电压。 所谓电压降，就是指从芯片源头供电到instance所消耗的电压，对于flipchip封装形式，就是从bump到instance PG pin的电压降。Instance实际得到的电压就是供电电压减去电压降的部分。比如bump接的外界输入电压Vdd 5V，Vss 0V，这个bump的电压到某一个instan
芯片的IR drop是什么（解读）
weixin_42754727的博客
04-24 4386
​ IR这个词并不是什么缩写，这里的I就是指电流，R是指电阻，他们放在一起相乘，得出来的结果就是电压。所以说IR drop就是指电压降，哈哈，刚接触芯片后端会看到太多缩写，突然来个IR一时会反应不过来是电压。​ 所谓电压降，就是指从芯片源头供电到instance所消耗的电压，对于flipchip封装形式，就是从bump到instance PG pin的电压降。Instance实际得到的电压就是供电电压减去电压降的部分。
浅谈Power Signoff
diedai7174的博客
08-26 4679
Power Analysis是芯片设计实现中极重要的一环，因为它直接关系到芯片的性能和可靠性。Power Analysis 需要Timing Analysis产生包含频率、transition 等时序信息的Timing File，也需要包含Net Capacitance和Resistance信息的SPEF文件，功耗分析工具根据timing file 和RC value计算功耗或者分析...
power gating/power switch/level shift/IR-drop
cy413026的博客
06-17 1274
在画power时，需要将其画成一个额外的power rail，确保每个Level shift cell secondary power pin的正常供电。欧姆定律 V = I.R 所以IR-drop就是电压降，由于电源到cell之间有布线的电阻等影响，实际到cell的电压会低于电源电压；下图是一个低电压域传输到高电压域的LS结构图，可以看出LS是需要同时接VDDL和VDDH的。可以看出power gating是一整套的power控制逻辑，包括power switch。1)Power Switch的设计；
Redhawk: dynamic ir drop分析（Clock Buffer Clustering）
m0_61544122的博客
09-20 3235
在dynamic分析中，ir drop问题多出现在三种情况下，缺power mesh，缺power switch，clock cell过于密集。 前两种情况通过选中具体instance查看min res path都比较容易分析出来，而且大部分问题都出现在channel里，这里不多做赘述。 clock cell过于密集这是观察结果，缺少报告支持，这里分享一下分析方法。 首先，选中压降超过signoff标准的instance，（Results->List of Worst Instance DVD中
【数字IC基础】IR DROP学习总结（含笔试真题实战）
努力，加油每一天鸭~
05-10 1345
然而，设计中的某些部分的同时翻转又是非常重要的，例如时钟网络和它所驱动的寄存器，在一个同步设计中它们必须同时翻转。，从而降低总体的电阻，因此可以降低 IR Drop。也可以这么想：增大电源网络的密度，即增加电源线和地线的数量，可以提高电源网络的分布均匀性和电源供应的容量，从而改善电压降。参考答案：B【静态电压峰通常表示电源网络中某点的最大静态压降，平均压降则是整个电源网络中所有点的静态压降的平均值】可能会导致一些时序问题。所以，不能降低 IR Drop 的选项是【B】增加cell density。
关于IR DROP sign-off的一些讨论
weixin_42950642的博客
05-15 493
PP值一般测量电压波峰和波谷的差值，PP的一半可以看作电压的负偏压，决定Vmin；也影响cell的delay，对时序有负面影响，但是考虑timing sign-off一般在SS下并且负偏10个点，一般是可以cover IR DROP带来的影响，这个是timing sign-off和IR drop sign-off共同满足下就可以保证。一般cell sign-off的电压负偏是-10%，动态IR DROP的10%, 但是考虑IR DROP是在FF/TT收敛的，板级需要几乎不能有任何drop才能满足要求。
芯片设计IR-Drop介绍
zhoujianjayj的博客
01-13 1315
在深亚微米下，如果power network做的不够好，然后碰上了很不好的case，IR drop在某个局部区域特别大（特别是动态IR drop），从而导致STA阶段signoff的timing 与实际情况不一致（考虑OCV仍然无法cover design的要求），导致setup或者hold的违例。这种现象产生在时钟的触发沿，时钟沿跳变不仅带来自身的大量晶体管开关，同时带来组合逻辑电路的跳变，往往在短时间内在整个芯片上产生很大的电流，这个瞬间的大电流引起了IR drop现象。IR drop主要分为两种。
IR drop的危害
热门推荐
Visionary
06-20 1万+
因为U=IR,所以IR-drop顾名思义就是压降。其危害有：1。性能（performance） 由管子的Tdelay＝c/u可知，电压降低，门的开关速度越慢，性能越差。 2。功能(function） 实际上在极端的情况下甚至功能也会受影响的。在深亚微米下，如果Power/Ground network做的也很差，然后碰上了很不好的case，IR drop会很大，如果用的是high
static Rail and EM analysis（ 静态IR Drop/EM分析）
qq_44347276的博客
09-22 1012
static分析用来验证电迁移，它确认设计在长时间工作中的平均影响，计算平均电压降，使用高去耦电容后用static分析来检查效果，去耦电容用于缓解大的电压降。根据用户设定的IR Drop范围值（一般在%2~5%）进行静态电压降分析，来快速确定静态电压降过大的位置，使用static 分析得到IR Drop的基线，再进行dynamic分析得到另外的IR Drop的瞬态值，在动态电压降大的位置加入去耦电容，动态电压降就会接近静态电压降了。全局电压降是在一部分区域发生的会影响其他区域。
PowerDC计算IRDrop详细步骤
05-12
PowerDC计算IRDrop的详细步骤如下： 1. 建立电路模型：根据所设计的电路，建立电路模型，包括各个器件的参数和连接方式。 2. 设置电源和负载：对于电路中的每个电源和负载，需要指定其电压和电流值。 3. 网格划分：将电路模型划分为网格，即将电路模型离散化为一系列小块，每个小块称为一个网格。 4. 计算电阻和电容：对于每个网格，根据其几何形状和材料属性计算其电阻和电容值。 5. 计算电流密度：对于每个网格，根据其电阻和电容值，计算在该网格内的电流密度。 6. 计算电压：根据电流密度和电阻值，在每个网格内计算出该网格内的电压值。 7. 计算IRDrop：根据电源、负载和每个网格内的电压值，计算出电路中的IRDrop，即电压降落情况。 8. 分析结果：根据IRDrop的计算结果，分析电路中的电压降低是否符合要求，如果不符合，则需要重新优化电路设计。 以上就是PowerDC计算IRDrop的详细步骤，其中关键是建立电路模型、设置电源和负载、网格划分和计算IRDrop。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值