FPGA高速接口设计之SpaceWire——DS解码设计

目录

1、DS信号采样

2、DS时钟恢复方案

2.1 传统的采样方案

2.2 延拓的DS采样方案

---

1、DS信号采样

DS 编码机制已经说明，可以对接收 Data 和 Strobe 信号进行异或来恢复出原来的时钟信息。但是由于输入的数据有抖动，而且当 Data 信号变化的时候，异或恢复出的接收时钟也会发生变化，这会导致接收时钟在采样时出现竞争-冒险的情况， 此时利用该时钟来确定最佳的采样时刻是比较困难的，当传输速率较高时，可能将导致接收器无法正常工作。当然，这种问题可以通过采样将输入的信号同步到接收端来避免， 但是当串行数据的传送率较高时（如 200Mbps）， 根据奈奎斯特定理，采样速率至少要达到 400Mbps 以上。这对 FPGA 的性能有着比较高的要求。

因此，在本文对应的设计中，采用多相位时钟采样的方法，达到采样速率提高。分别使用0°、90°、180°和270°的时钟对输入进的信号进行采样，最终通过判决器决定最终的输出（本设计中采用四选三，即三个相同即输出该值）。其实现如图1所示。

图1 多相位时钟采样方案