[zynq7 问题记录] ps 从axi总线读数据卡住了一般是什么原因导致的

最新推荐文章于 2024-04-16 19:39:41 发布
最新推荐文章于 2024-04-16 19:39:41 发布
阅读量3.2k 收藏 1
点赞数
分类专栏： VERILOG ZYN ZYNQ7 总结和计划
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/mcupro/article/details/63686677
版权
VERILOG 同时被 3 个专栏收录
59 篇文章 4 订阅
订阅专栏
总结和计划
54 篇文章 5 订阅
订阅专栏
ZYNQ7
46 篇文章 8 订阅
订阅专栏




1，没有烧写逻辑。

2，读了一个VIVADO没有分配的地址。

3，AXI外设接口编写有问题，没有回复各种READY 。

4，如果是SDK在线运行，上述三个方面确保了，就按照下面步骤进行， 从新给板子上电，烧写BIT，启动PS。

5，如果是SD卡或者QSPI FLASH 启动，检查完上述1,2,3，再检查一下文件是否拷贝对。



sysclk.taobao.com 


mcupro
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
AXI死锁
JayKe
08-31 2674
在设计的互联结构中，会给来源不同的ARID增加一些位以区分不同的master，比如master1发送的ARID经过互联结构由0变为了10，master2发送的ARID经过互联结构由0变为了20。以牺牲outstanding传输访问机制中AW通道的传输效率为代价，只有当前一笔传输的写数据全部发送完毕之后，才能发起下一笔的写地址命令，换句话说，不支持写outstanding。于是，循环等待的局面形成，W00等待W01，W01等待W11，W11等待W10，W10等待W00，总线传输陷入死锁。...
zynq ps 读写bram的接口阻塞卡死
da_hei的博客
06-30 581
接口为： XBram_WriteReg XBram_ReadReg 原因：bram设置的宽度是32位，而我给的地址40000101，最后一位应该只能为 0 4 8 C
AXI-DMA 连接pl与ps时，丢数
swang_shan的博客
05-11 755
PL给ps侧传输数据时，出现丢数的现象，现象如下图：一般刚开始不久后丢一部分数，后续数据正常。 经过多日排查，发现此问题是在block design中将dma-ip-core的tready信号拉到ila中观测导致的，将此信号的external pin删除，信号传输正常，无问题。 ...
AXI bus matrix与跨4K拆分/deadlock
最新发布
cy413026的博客
04-16 328
为什么axi bus matrix没有成为soc内多master和多slave的互联总线？现在常用的都是nocaxi bus matrix都是corssbar拓扑结构？对于大型soc太过于复杂？
zynq使用AXI-emc发现读写不成功，原因是地址问题
天生不会
04-12 1945
参考米联客的教程https://www.uisrc.com/portal.php?mod=view&aid=80 调试发现读写数据不对。 原因是EMC的基地址是0X6000_0000，且PS读写后的PL端地址线mem_a_0是偏移地址+0X6000_0000而不是mem_a_0。 于是可作如下修改即可： reg [31:0]dataReg0; reg [31:0]dataReg1; reg [31:0]dataReg2; reg [31:0]dataRe
基于Libero软件下的AXI4协议的长时间读写卡死问题
m0_46642108的博客
09-08 596
AXI4协议的长时间读写卡死问题分析及解决AXI4长时间读写卡死问题问题现象问题分析SmartDebug测试代码分析（以下分析需要提前熟悉AXI4协议）更改后测试突发奇想总结 AXI4长时间读写卡死问题 在使用Libero软件编写AXI4协议实现总线数据的转发。采用Libero软件的AXI4interconnect-IP核实现1个AXI-Master连接8个AXI-Slave，进行数据读写。 Master端挂载得是官方的AXI4格式的PCIE-ip，8个slave依次挂载的是APB、ROM、MRAM、TC、
PYNQ2之ZYNQ的PS读写DDR
weixin_39813867的博客
10-29 6100
1、前期准备        和前面的不一样这里需要用到DDR，所以需要在PS中正确配置DDR，这也是看别人zedboard板卡教程自己却一直实行不了的原因。 问题一：串口打印问题        首先是串口驱动问题，网上下载驱动，安装一直提示未正确安装驱动，设备工作不正常。       解决方法：板卡接上电脑，开机，然后联网，打开360驱动大师，然后会出现一个未安装驱动的USB设备，然后点击...
Zynq AXI总线
u011995183的博客
10-13 763
S02_CH12_ AXI_Lite 总线详解 - 米联客 - 博客园 12.1前言 ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。 12.2AXI总线与ZYNQ的关系 AXI（Advanced eXtensible Interface）本是由ARM公司提出的一种总线协议，Xilinx从6系列的FPGA开始对AXI总线提供支持，此时AXI已经发展到了AXI4这个版本，所以当你用到Xilinx的软件的时候看到的都.
ZYNQ AXI DMA
热门推荐
weilxuext的博客
02-19 1万+
此文是转载自 http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html 我在测试AXI DMA时参考了这个文章，调通了xilinx官方的axidmatest.c 环境：uboot：2015.4    kernel 2015.3   vivado 2015.4.1    修改的地方： 1、用SD
zynq pl通过axi总线读写ps端ddr，完整程序压缩包
12-28
在这个“zynq pl通过axi总线读写ps端ddr”的项目中，重点在于实现PL中的AXI DDR控制器。控制器的设计通常包括地址映射、读写请求的生成、数据的传输以及必要的等待状态控制。开发者需要精确地控制时钟域之间的数据...
ZYNQ PS DDR应用FDMA (AXI4总线方案).pdf
12-01
ZYNQ PS DDR应用FDMA (AXI4总线方案
AXI-HP-ZYNQ.rar_DMA axi_ddr_vivado_zynq axi dma_zynq ps pl
07-15
在本文中，我们将深入探讨如何使用Xilinx的Vivado IPI（集成平台流程）来构建Zynq-7000系列FPGA中的PS（处理系统）到PL（可编程逻辑）通信，并通过AXI-HP接口和AXI-DMA IP实现高效的DDR存储器访问。我们将覆盖以下...
slave.rar_AXI slave_ZYNQ AXI 总线_axi slave_axi.slave_zynq axi
07-15
xilinx Zynq 中的AXI总线 axi slaver模块
xilinx zynq axi总线资料
11-26
在Xilinx Zynq平台上，AXI总线扮演着连接处理系统（PS，Processor System）与可编程逻辑（PL，Programmable Logic）的关键角色。处理系统通常包含ARM Cortex-A9或A53双核处理器，通过AXI总线，处理器可以访问PL中的...
ZYNQ AXI DMA使用问题
weixin_42278284的博客
10-08 6273
最近被AXI DMA给坑了一下 烦躁了几天 今天终于找到了原因。之前一直以为是AXI FIFO有BUG 而且是XILINX的BUG 老是出现DMA读完FIFO中数据之后程序卡死的情况，而且还会丢失FIFO中的数据现象。网上的大部分例程都是回环测试 基本避过了这个坑 但是项目需要往FIFO中写入PL端获取的数据 就会遇到这个问题了。XINLINX的Document还是要多看看滴。 ...
VIVADO+ZYNQ7000入门四，PS与PL的AXI总线通信
malcolm_110的博客
09-11 7137
快速索引目标预备知识工程实例 目标 你好！ 预备知识 我们 工程实例 创建一个空白工程，创建过程可以参考这里 https://blog.csdn.net/malcolm_110/article/details/107222944 Creak block design 添加zynq block 添加一个AXI_GPIO模块 添加点击自动布线 在弹出窗口中打勾 效果如下，我们可以看到系统会自动添加了一个AXI转换器，一端连接到了ARM核，一端连到了AXI的设备上，我们这里用的是
【pynq DMA 卡死 bug解决】采用vivadoHLS编写IP核在PYNQ中调用dma.receivechannal()时卡死
Taneeyo的博客
04-23 913
【pynq DMA 卡死 bug解决】采用vivadoHLS编写IP核在PYNQ中调用dma.receivechannal()时卡死 出现此问题是因为你的IP核输出的AXIS信号没有last信号，在axi协议中，last表示数据传输完成。在vivadoHLS中利用指令约束的axis总线自动生成时将不包括此信号。所以要在数据输出最后一个循环元处将last信号置为1. 此处可以编写一个带有last信号的结构体来完成数据传输。当然，结构体内数据data值类型可以是int float double 或者是ap_fi
Vivado IP学习遇到的Bug：AXI-DMA
Darever专栏
07-16 1301
测试平台：Vivado 2017.2测试发现：S2MM接口方向： 1.DMA传输必须要有tlast 2.DMA Len(Offset 0x58)寄存器设置必须大于DMA握手启动传输到tlast中有效字节数（按Byte，如DMA位宽为64，则周期需要乘8） 如果上述不满足，Offset 0x34读出0x5011; 若Stream未握手，Offset 0x30的RS字段设置1会等待至握手才自清； ...
ZYNQ异常与中断（一）
Derek Qu的博客
10-09 2512
ZYNQ异常与中断原理实现1.异常原理 1.异常原理 异常是情况或系统事件，当异常发生的时候，CPU需要停止当前的正常动作，转而去执行异常专用的程序，从而恢复系统的正常状态，这执行的过程称为异常处理15895456942 ...
zynq &ps7_axi
05-23
Zynq是Xilinx公司推出的一款SoC（System on Chip），它集成了一个ARM处理器和一个FPGA，可在单个芯片上提供高性能和灵活性。Zynq的ARM处理器称为PS（Processing System），它与FPGA之间通过AXI接口进行通信。而ps7_axi是Zynq PS中的一个AXI总线，它承载了PS与其他外设之间的通信。例如，当PS需要与DDR3存储器进行通信时，它会通过ps7_axi接口与DDR3控制器进行通信。总之，ps7_axi是Zynq PS中的一个重要组成部分，它在SoC中发挥着至关重要的作用。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值