12. 自制操作系统: risc-v ACLINT

最新推荐文章于 2024-12-07 11:03:40 发布
最新推荐文章于 2024-12-07 11:03:40 发布
阅读量1.7k 收藏 1
点赞数 1
分类专栏： risc-v bare metal 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/dai_xiangjun/article/details/124195446
版权
这篇博客详细介绍了RISC-V ACLINT，它是为多HART平台提供处理器间中断（IPI）和定时器功能的设备。内容包括与SiFive CLINT的向后兼容性，MTIMER设备的MTIME和MTIMECMP寄存器，以及MSWI和SSWI设备的IPI功能。RISC-V ACLINT规范旨在实现模块化和灵活性，以适应不同平台的需求。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

ACLINT全称： Advanced Core Local Interruptor

1.介绍

这个RISC-V ACLINT规范定义了一组内存映射设备，这些设备在一个多HART RISC-V平台上为每个HART提供处理器间中断(IPI)和定时器功能。这些hart级的IPI和定时器功能是在多hart RISC-V平台上运行的操作系统、引导加载程序和固件所必需的。

SiFive核心本地中断器(CLINT)在RISC-V世界中被广泛采用，以提供机器级IPI和定时器功能。不幸的是，SiFive CLINT对于IPI和定时器功能都有一个统一的寄存器映射，并且它没有提供supervisor-level的IPI功能。

通过为IPI和定时器功能定义单独的内存映射设备，RISC-V ACLINT规范采用了一种更模块化的方法。当平台有替代机制时，这种模块化允许RISC-V平台省略一些RISC-V ACLINT设备。除了模块化，RISC-V ACLINT规范还为管理级api定义了一个专用的内存映射设备。下面的表1显示了由RISC-V ACLINT规范定义的设备列表。

1.1 与SiFive CLINT向后兼容

RISC-V ACLINT规范被定义为向后兼容SiFive CLINT规范。MTIMER和MSWI设备的寄存器定

了解本专栏 订阅专栏 解锁全文 超级会员免费看
来来来，动手DIY一个RSIC-V的Debian系统
rlk8888的博客
11-19 873
最近几年开源指令集RSIC-V火遍大江南北，很多公司开始密谋基于RISC-V来淘金了，国内很多公司已经开发了RISC-V的MCU芯片，准备去替代ARM公司的Cortex-M系列的MCU。但是，对于我们想学习的小白来说，基于RSIC-V的开发板却很难买到，而且很贵，要命了！ 为RISCV站台的公司真不少 不像基于ARM64的树莓派，便宜好用，在某宝上很容易买到。 那想学习RSIC-V的同学怎办呢？ 不着急，有QEMU这个神奇的模拟器，我们可以基于QEMU来打造一个RISCV
解析RISC-V SiFive U54内核——CLINT中断控制器
youzhangjing_的博客
03-29 875
上篇说到，SiFive U54内核有两个中断控制器：CLINT和PLIC。CLINT用于本地中断（软件中断和定时器中断），PLIC用于全局中断。下面对CLINT进行详细说明。
【学一点RISC-V】ACLINT（高级核心本地中断控制器）文档
jingyu_1的博客
03-08 1884
【此 RISC-V ACLINT 规范定义了一组内存映射设备，这些设备为多 HART RISC-V 平台上的每个 HART 提供处理器间中断 (IPI) 和定时器功能】。在多 HART RISC-V 平台上运行的操作系统、引导加载程序和固件需要这些 HART 级 IPI 和定时器功能。SiFive 核心本地中断器 (CLINT) 器件已在 RISC-V 领域广泛采用，以提供机器级 IPI 和定时器功能。不幸的是，
RISC-V架构——CLINT中断控制器初始化（直接模式、向量模式）
weixin_42031299的博客
02-20 3700
模式位占用两个bit，其中2和3这两个值是保留的，在有的芯片中，2和3会分别对应CLIC的直接模式和CLIC的向量模式模式位不仅可以决定是直接模式还是向量模式，还可以决定使用CLINT控制器还是CLIC控制。
【笔记：第2课】学习开发一个RISC-V上的操作系统 - 汪辰 - 2021春
the Blog of 等不到天亮丶等时光
01-09 826
如题，学习一下RISC-V。
【RISC-V操作系统】从零开始写一个操作系统（四）嵌入式开发操作系统模型
wuyi的个人博客
03-18 1056
嵌入式开发是一种和硬件结合紧密的开发方式。是一种比较综合的技术：在特定的硬件环境下针对特定的某款硬件进行开发。我们的操作系统就会涉及到很多嵌入式开发的内容。
RISC-V SiFive U54内核——CLINT中断控制器
嵌入式Linux充电站
12-01 1464
RISC-V SiFive U54内核的有两个中断控制器：CLINT和PLIC。CLINT用于本地中断（软件中断和定时器中断），PLIC用于全局中断。
CLINT和PLIC，risc-v中断
Leo ICer的博客
03-03 9652
中断这个东西理论上属于CPU核心的东西。一般来说并不需要重新设计。实际的实现中是比较繁琐的，此处只介绍原理。ARM基本上会用NVIC(Nested Vectored Interrupt Controller) 的东西，RISC-V目前实现了一个比较简单的东西（有人称之为简洁高效），不支持嵌套的中断，所以讲原理起来还是比较简单的。只是我隐隐觉得，ARM之所以中断比较复杂，那是因为踩过无数坑以后慢慢变复杂的。RISC-V的中断机制是不是too young too simple还有待生产生活的检验。 一、R
tinyriscv-csr和clint
weixin_47280139的博客
08-11 999
csr和clint
循序渐进，学习开发一个RISC-V 上的操作系统
Lbrooon的博客
09-28 573
第 12 章 硬件定时器
6、RISC-V架构下的定时器中断
最新发布
weixin_53042232的博客
12-07 441
本章涉及到CLINT寄存器。如何通过该寄存器的值控制定时器实现中断。
十、RISC-V SoC外设——timer定时器 代码讲解
weixin_42294124的博客
03-08 5991
上一篇博文中注释了SPI外设模块，现在来介绍timer定时器模块。 目录 1. 结构 2. timer模块 2.1 输入和输出端口 2.2程序注解 3.总结 参考： 1. 结构 如下图，TIMER模块也是通过总线与内核进行交互的。该模块的主要功能是通过计数器达到计数阈值，来触发定时器中断。 2. timer模块 2.1 输入和输出端口 inputwireclk, inputwirerst, //内核给外设 inputwir...
RISC-V （十一）软件定时器
weixin_44194690的博客
09-07 586
主要的思想：硬件定时器是由硬件的定时器设备触发的。软件定时器在硬件定时器的基础上由软件控制实现多个定时器的效果。主要的思路是在trap_handler函数中加入软件代码，使其在设定的时间点 去执行想要执行的功能函数。
RISC-V架构——中断处理和中断控制器介绍
weixin_42031299的博客
10-25 3646
本文不是从零开始讲解中断，对于中断的基本知识不再赘述，对中断不是很了解可以先学习ARM中断的文章。；
RISC-V特权架构 - 时钟中断处理
百里杨的博客
08-12 1949
经过对MTI和STI中断的处理分析，发现两者的查询处理逻辑，其实是一样的。其处理流程，总结为以下几个步骤（以XXI：检查确保XXI中断使能，且该中断被触发根据运行模式，检查全局中断开关检查mstatus.mie：禁用M全局中断，不处理：使能M全局中断，继续检查委托：不委托，陷入M：委托到S，陷入S检查mstatus.sie：禁用S全局中断，继续检查委托：不委托，陷入M：委托到S，不处理：使能S全局中断，继续检查委托：不委托，陷入M：委托到S，陷入S。
织女星开发板RISC-V内核实现微秒级精确延时
weixin_30627341的博客
06-28 399
前言 收到VEGA织女星开发板也有一段时间了，好久没玩了，想驱动个OLED屏，但是首先要实现IIC协议，而实现IIC协议，最基本的就是需要一个精确的延时函数，所以研究了一下如何来写一个精确的延时函数。众所周知，ARM Cortex-M内核都有一个24位的SysTick系统节拍定时器，它是一个简易的周期定时器，用于提供时基，多为操作系统所使用。RV32M1的RISC-V内核也有一个SysTick定时...
RISC-V学习笔记（三）：RISC-V的SOC总线和外设
weixin_75067193的博客
09-28 2390
摆烂才是王道
实践：qemu 运行 linux riscv with AIA（APLIC&IMSIC）
jingyu_1的博客
03-07 1974
但我在文中提供的仓库中，未发现 patch 文件（仅找到了对比，如果一个一个复制粘贴则太多了，也可能是我的方式不正确），索性直接下载其源代码。这些补丁也可在 riscv_aia_v14 分支中找到，网址是：https://github.com/avpatel/linux。这里我使用了ubuntu-base的文件系统，如果有需要可以参考我之前的博客，或者使用其他文件系统也可以。按照前文内容，在 Linux-6.8-rc5 的基础上，添加相应的patch即可。，直接下载 riscv_aia_v14分支的代码。
RISC-V MCU应用教程之定时器中断
Zhu_zzzzzz的博客
03-22 979
简介 CH32V103系列是以青稞V3A处理器为核心的32位通用MCU，该处理器是基于RISC-V开源指令集设计。片上集成了时钟安全机制、多级电源管理、通用DMA控制器。此系列具有1路USB2.0主机/设备接口、多通道12位ADC转换模块、多通道TouchKey、多组定时器、多路IIC/USART/SPI接口等丰富的外设资源。 本章教程通过CH32V103开发板板载两个LED灯显示程序运行状态，具体情况如下： （1）串口调式助手大约每隔500ms打印一次”Enter interrupt“； （2）开发
自制操作系统: risc-v svnapot/svpbmt标准扩展
09-13
RISC-V是一种开源指令集架构，而SVNAPOT（Vector Nested Apotential SEs of ...总之，自制操作系统可以根据RISC-V的SVNAPOT/SVPBMT标准扩展进行开发和优化，从而提高操作系统的性能和功能，为用户提供更好的计算体验。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

byd yes

你的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值