xilinx ZYNQ VIP模拟PS DDR仿真

dayu_FPGA

已于 2023-05-26 21:32:14 修改

阅读量624

点赞数

文章标签： fpga开发

于 2023-05-26 21:00:48 首次发布

本文链接：https://blog.csdn.net/dayu_FPGA/article/details/130834735

版权

本文介绍了在Vivado2019.1版本中，如何针对ZYNQMPSOC平台进行PSDDR的仿真。相比于之前的BFM仿真方式，此版本Xilinx采用了VIP仿真，提高了开发效率。文中详细阐述了工程结构、testbench的创建、仿真配置文件的编写以及blockdesign的设置，并展示了仿真波形图。

摘要由CSDN通过智能技术生成

在做FPGA设计时，经常会用到DDR，为提高开发效率，本文介绍一种在ZYNQ MPSOC平台下，仿真时访问PS DDR的方法。

vivado 2018之前的版本是用BFM仿真PS DDR。vivado 2018之后的版本xilinx做了优化，采用的是VIP仿真PS DDR，本文的开发环境是vivado 2019.1。

一、工程结构

二、testbench

三、仿真.txt文件

四、blockdesign

五、仿真波形图

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

dayu_FPGA

关注关注

0
点赞
踩
3

收藏

觉得还不错? 一键收藏
1
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

ps读写ddr3里面的数据 zynq_DDR3自建仿真平台（二）--用户端读写仿真测试

weixin_39780260的博客

12-11

620

好吧，最近确实自己可支配的时间比较多。正好最近也在做这个事情，就顺带把电子文档写了！本次分享的东西是承接着上一篇的，主要和大家探讨一下关于DDR3的读写问题。本次仿真实验针对的是Xilinx7系列的芯片，工具为vivado2018.3。参考文档为Xilinx的官方手册ug586_7Series_MIS.pdf。在开始仿真验证前，这里先和大家讨论一下关于读写的时序问题。下面紧是鄙人的目前的一些理解。...

ps读写ddr3里面的数据 zynq_ZYNQ_PL与PS的DDR交互

weixin_32660773的博客

01-13

2913

ZYNQ7000系列中PS端与PL端的通信都是通过AXI总线进行连接的，利用好AXI协议是PS与PL交互的基础，因此设计这个实验来进一步了解两者间的通信。1.实验目的PL端通过AXI协议访问PS端的DDR内存，其中包括往DDR写数据，以及读取DDR内部的数据。图 1 实验框图2.如何实现看起来实验目的很简单，但是对于像我这样的初学者而言那还是有很多的问题的。例如：1.芯片内部硬件怎么连接(好比两个...

1 条评论您还未登录，请先登录后发表或查看评论

储存数据鸭

qq_52006804的博客

12-11

242

用户关闭程序时，往往要保存他们提供的信息，一种简单的方法就是使用json模块来储存数据。模块json让你能够将简单的Python数据结构转储到文件中，并在程序再次运行时加载该文件中的数据。更重要的是，json数据格式并非Python专用的，这让你能够以json格式储存的数据与使用其他编程语言的人分享。让我们来编写一个储存一组数据的简短程序，再编写一个将这些数字读到内存中的程序。 import json numbers = [2,3,5,7,11,13] ①filename = 'numbers.j

ZYNQ的PL控制PS的DDR

qq_42712308的博客

10-20

6358

本次工程是用PL端控制PS的DDR，下面是一些过程 1. 创建一个ZYNQ核选择高速互联总线，因为DDR速率比较快，所以PS与PL端的交互，我们选择HP，高速AXI连接，位宽选择32，和DDR位宽保持一致即可 2. 勾选Enable DDR，选中DDR的型号，还有Width，我选的是32，可以根据个人情况进行选择，其他都是默认的，点击确定 3. 我们设置的HP端口是AXI3的端口，我们要使用的是AXI4，所以我们需要一个AXI互联桥把AXI3转成AXI4，我们在IP添加的一栏中搜索：AXI

ZYNQ-仿真

yunddun的博客

11-16

979

`timescale 1ns / 1ps 仿真单位/仿真精度 reg ：always wire ： assign `timescale 1ns / 1ps module tb_led_twinkle(); //输入 reg sys_clk1; reg sys_rst_n; //输出 wire [1:0] led; //信号初始化 initial begin sys_clk1 = 1'b0; sys_rst_n = 1'b0; .

仿真—ZYNQ

02-17

详细的介绍了有关ZYNQ仿真的极少（Zynq-7000 All Programmable SoC Bus Functional Model v2.0）

Zynq PS不支持仿真

UKR_FPGA_LY的博客

11-10

136

通过仿真和查询资料，确认Zynq PS处理不支持仿真。

ZYNQ7014和ZYNQ7020无DDR运行FPGA和简单PS

12-19

标题中的“ZYNQ7014和ZYNQ7020无DDR运行FPGA和简单PS”指的是在Xilinx公司的Zynq系列 FPGA SoC（系统级芯片）平台上，不使用DDR（Double Data Rate）内存来运行FPGA部分和处理系统（Processing System，简称PS）的...

zynq pl通过axi总线读写ps端ddr，完整程序压缩包

12-28

在嵌入式系统设计中，Zynq FPGA（Field Programmable Gate Array）是Xilinx公司推出的一种片上系统（System-on-Chip），它集成了处理系统（PS，Processing System）和可编程逻辑（PL，Programmable Logic）两部分。...

Xilinx Zynq 7000 集成库

09-29

Xilinx Zynq 7000系列是Xilinx公司推出的高性能、低功耗的片上系统（System-on-Chip，SoC），它融合了可编程逻辑和ARM处理器，为设计者提供了高度集成的解决方案。这个集成库包含了针对Zynq 7000系列的原理图库和...

ZYNQ PS DDR应用FDMA (AXI4总线方案).pdf

12-01

ZYNQ PS DDR应用FDMA (AXI4总线方案

xilinx-vip-api-2019-1_xillinx_

10-04

ac701 fpga开发板的vip代码用于板子测试

xilinx zynq7000开发记录(开发流程)

12-14

Xilinx Zynq7000是一款高度集成的系统级芯片（System-on-Chip，SoC），集成了可编程逻辑器件（FPGA）与处理器系统（PS）单元，为嵌入式应用提供了强大的硬件和软件灵活性。在进行Xilinx Zynq7000的开发时，通常会...

Xilinx LogiCORE AXI Verification IP (VIP)

jerwey的博客

01-12

1725

简介 Xilinx LogiCORE AXI Verification IP (VIP)core是为了支持客户设计的基于AXI的IP的仿真而开发的。 AXI VIP是未加密的SystemVerilog源代码，由SystemVerilog类库和可综合的RTL组成。PG267 工作模式 (VIP)核心的使用方式如下: 生成 master AXI命令并写入负载生成 slave AXI读负载和写响应检查AXI事务的协议遵从性 AXI VIP有三种配置模式: AXI master VIP AXI slave

Zynq学习笔记--AXI 总线仿真（AXI VIP）

hi94的博客

04-14

2293

通过学习和掌握AXI VIP的使用方法，在仿真环境中模拟AXI总线的行为，验证设计的正确性和性能。该学习笔记中的AXI总线仿真（VIP）部分涵盖了如何在Zynq平台上使用AXI VIP进行仿真测试，以确保设计符合AXI总线协议的要求。

ZYNQ7035 PS读写PL端DDR3

代码匠的博客

06-29

2981

【代码】ZYNQ7035 PS读写PL端DDR3。

Zynq 【SDK裸机开发之PS】——DDR的内存分配使用详解

shizhibuyi1234的博客

04-27

2062

Zynq如果跑操作系统的话，内存管理的工作都会交给系统来操作，但是如果是裸机的话，则需要自己对DDR3的内存进行管理。

ZYNQ_PS_DDR全地址读写测试

m0_46454182的博客

04-23

1255

【代码】ZYNQ_PS_DDR全地址读写测试。

时序逻辑-延一拍/打一拍？

最新发布

qq_38471068的博客

09-30

1011

如图 15‑5所示最右边的三根红色的竖线表达的就是这种效果，sys_rst_n被拉低后led_out没有立刻变为0，而是当syc_clk的上升沿到来的时候led_out才复位成功，在复位释放的时候也是相同原因。key_in在复位后的第一个时钟的上升沿来到时拉高，我们可以发现此时led_out并没有在同一时刻也跟着拉高，而在之前的组合逻辑中输出是在输入变化的同一时刻立刻变化的。我们这种分析最后的现象完全契合了延一拍的效果（直观上看到的波形是对齐的，其实我们要取的值是时钟上升沿前一时刻得值）

ZYNQ PS DDR配置

07-24

Zynq PS (Processing System) DDR 配置通常涉及到基于Xilinx Zynq SoC (System on Chip) 设计的 FPGA 系统中处理器部分如何访问动态随机存取内存（DDR）。Zynq系列器件结合了 ARM CPU 和 FPGA 的优势，使得设计者能够在单一芯片上同时处理实时硬件加速任务以及需要复杂控制流程的应用程序。 ### DDR配置概述 1. **选择DDR控制器**：在设计阶段，首先需要确定使用的DDR类型（例如DDR3、DDR4等），然后选择合适的控制器IP核来适配所选的DDR标准。Xilinx提供了一系列经过优化的DDR控制器IP，如DDR3和DDR4控制器，用于无缝集成到Zynq PS系统中。 2. **时序约束**：配置DDR之前，需要了解并满足DDR的数据速率、时钟频率、信号延迟等关键时序参数。这包括建立时间（Setup Time）、保持时间（Hold Time）、读时钟周期（Read Clock Cycle）、写时钟周期（Write Clock Cycle）等。Xilinx的工具可以帮助设计者验证时序约束是否得到满足，并调整设计以适应实际的DDR模块。 3. **地址空间映射**：通过软件或硬件配置文件设定DDR的起始地址和大小，将Zynq PS中的内存映射到DDR上。这决定了哪些内存区域可以由ARM内核或FPGA逻辑访问。 4. **电源管理**：合理配置DDR的电源模式（如低功耗模式）和电压设置，以平衡性能和能效需求。在某些应用中，这可能是非常重要的考虑因素。 5. **初始化序列**：在系统启动过程中，执行特定的初始化序列来预设DDR的状态，例如进入正常操作模式、校准内存条等。 6. **错误检测与纠正**：配置必要的错误检测和纠正机制，以增强数据完整性和系统的可靠性。 7. **调试与监控**：为了确保DDR配置正确并且稳定运行，在设计中加入相应的调试和监控功能，比如使用JTAG接口或通过调试工具监视内存访问行为。 ### 实现过程在具体的硬件实现中，会使用到Xilinx提供的SDKs（Software Development Kits）和综合工具（如Vivado），它们包含了构建、仿真和测试DDR配置所需的资源和环境。设计者可以根据项目的需求，从Xilinx提供的模板开始，逐步定制和优化DDR相关的配置和逻辑。 ### 相关问题： 1. 在Zynq PS中配置DDR时，如何确保所有必需的时序约束都得到满足？ 2. 当遇到DDR兼容性问题时，如何进行故障排查和解决？ 3. 对于能源效率敏感的应用，如何最佳地管理Zynq PS中的DDR电源模式和电压设置？