LCD显示的一些基本概念以及DSI的一些clock解释

转自: http://www.cnblogs.com/biglucky/p/4142505.html 

LCD显示的一些基本概念以及DSI的一些clock解释

 数字视频的基本概念源自于模拟视频。对于模拟视频我们可以这样理解:视频可以分解为若干个基本视点(像素),每个像素都有独立的色彩信息,在屏幕上依次将 这些点用电子枪按照行和列打出来,就形成了一幅完整画面,连续的打出画面,利用人眼的延迟特点就可以“显示”动态的图像了。
 

水平消隐:电子枪从左到右画出象素,它每次只能画一条扫描线,画下一条之前要先回到左边并做好画下一条扫描线的准备,这之间有一段时间叫做水平消隐(HBlank)。

垂直消隐:在画完全部256条扫描线之后它又回到屏幕左上角准备下一次画屏幕(帧),这之间的一段时间就是垂直消隐(VBlank)。电子枪就是在不断的走‘之’字形。

 
 
    行同步(HSYNC):行同步就是让电子枪控制器知道下面要开始新的一行像素
    场同步(VSYNC:  场同步就是告诉电子枪控制器下面要开始新的画面
    数据使能(DE): 在数据使能区是有效的色彩数据,不在使能范围内的都显示黑色。
    前肩(Front Porch)/后肩 (Back Porch) :行同步或场同步信号发出后,视频数据不能立即使能,要留出电子枪回扫的时间。以行扫描为例,从HSYNC结束到DE开始的区间成为行扫描的后肩(绿色区域),从DE结束到HSYNC开始称为前肩(紫色区域)。同样对于场扫面也可以由类似的定义。
 
Pixel clock:像素时脉(Pixel clock)指的是用来划分进来的影像水平线里的个别画素, Pixel clock 会将每一条水平线分成取样的样本,越高频率的 Pixel clock,每条扫瞄线会有越多的样本画素。

  HFP: Horizon front porch

  HBP: Horizon back porch

    VFP: Vertical front porch

    VBP: Vertical back porch

  HDP: Horizon display period

    VDP:  Vertical display period

 

HTP = HSYNC + HDP + HFP + HBP

VTR = VSYNC + VDP + VFP + VBP

f dot _ clk = pixel clock
f dot _ clk = f v * VTR * HTP
f v = vertical frequency  (这个是频率,平时见到的很多时候是60HZ)

pixel clock = ()
制式          总扫描线       图像区域扫描线       水平总象素       图像区域水平象素       采样频率
1080I/60Hz       1125       1080                      2200             1920            74.25MHz
1080I/50Hz       1125       1080                      2640             1920            74.25MHz
720P/60Hz       750         720                       1650             1280            74.25MHz
720P/50Hz       750         720                       1980             1280            74.25MHz

带宽:视频带宽代表显示器显示能力的一个综合指标,指每秒钟所扫描的图素个数,即单位时间内每条扫描线上显示的频点数总和,在模拟视频中以MHz为单位,图1的视频模拟带宽计算如下:,

Analog BandWidth=1650*750*60=74.25MHz 含义为每个时钟要传输74.25M个模拟视频数据。所以720p60 的pclk为74.25Mhz,同理1080P60的P CLOCK为148.5MHz

但是在数字视频中由于每个像素都是由3种不同的颜色来表示,每种颜色右由一定数量的比特来传输,因此通常会用bps来表示数字带宽,如果图1中使用了RGB传输,每种颜色用1个字节来输出,那么该视频的数字带宽为:
Digital BandWidth= 模拟带宽*8bit*3=1.782Gbps 含义为每秒要传输1.782G个比特数据
 

DSI Clock

目前主流的lcd都是使用mipi总线,涉及到的一些clock在这里整理一下:

H-total = HorizontalActive + HorizontalFrontPorch + HorizontalBackPorch + HorizontalSyncPulse + HorizontalSyncSkew

V-total = VerticalActive + VerticalFrontPorch + VerticalBackPorch + VerticalSyncPulse + VerticalSyncSkew

Total pixel = H-total * V-total * 60(Hz通常都是这个,当然可以变).

Bitclk = Total pixel * bpp(byte) *8/lane number(有几路mipi data lane).

Byteclk = bitclk/8

Dsipclk(Dsi pixel clock) = (Byteclk * lane number)/bpp(byte) = Total pixel * 8

Byteclk = pclk * pixel depth / lane number

<think>好的,我需要回答用户关于RK3588芯片在MIPI接口中设置连续时钟的配置方法。首先,我需要回顾之前提供的参考资料,看看是否有相关的信息。 用户提到的引用[1]中提到了LCD点屏的配置,特别是像素时钟的计算,这可能与MIPI接口的时钟有关。引用[2]和[3]分别讨论了MIPI屏幕选型和Camera配置,但可能不直接涉及连续时钟的设置。不过,MIPI DSI通常有两种时钟模式:连续时钟和非连续时钟。连续时钟模式在设备休眠时仍保持时钟信号,可能用于低功耗场景。 接下来,我需要确定RK3588的设备树配置中是否有相关的设置。根据引用[1]中的例子,设备树节点中的`rockchip,lane-rate`可能用来设置数据传输速率,而时钟模式可能通过`clock-non-continuous`或类似的属性来控制。例如,设置`clock-non-continuous = <0>;`可能表示启用连续时钟模式。 另外,需要检查MIPI DSI控制器的配置,确保相关驱动支持连续时钟模式,并在设备树中正确配置参数,如`pll-ref-clock`和`lane-rate`,这些会影响时钟信号的生成。同时,硬件设计方面,如引用[2]提到的底板设计,可能需要确保物理连接支持连续时钟,避免信号干扰。 最后,用户可能需要参考具体的文档或示例配置,比如Rockchip提供的SDK文档,或社区中的调试记录,如引用[3]中的Camera配置,虽然针对Camera,但可能提供配置时钟的通用方法。确保建议的步骤清晰,并提醒用户注意硬件兼容性和驱动支持。</think>关于RK3588芯片MIPI接口连续时钟配置方法,根据文档资料和硬件特性分析,具体配置步骤如下: ### 一、时钟模式基础概念 MIPI DSI接口支持两种时钟模式: $$ \text{连续时钟模式} \quad vs \quad \text{非连续时钟模式} $$ 连续时钟模式下,即使处于LP(低功耗)状态,时钟线仍保持脉冲信号,可降低重新同步时间[^1] ### 二、设备树配置关键参数 在设备树节点`dsi0`或`dsi1`中添加以下配置: ```dts mipi_dsi: mipi@fde20000 { compatible = "rockchip,rk3588-mipi-dsi"; rockchip,lane-rate = <900>; // 单位Mbps clock-non-continuous = <0>; // 0=连续时钟模式 pll-ref-clock = <24000000>; // 参考时钟频率 // 其他lane配置... }; ``` *关键参数说明* - `clock-non-continuous`:设置为0启用连续时钟模式(默认值可能为1) - `rockchip,lane-rate`需根据公式计算: $$ \text{Lane速率} = \frac{(水平像素数 + HBP + HFP + HSYNC) \times (垂直像素数 + VBP + VFP + VSYNC) \times 帧率}{数据通道数} $$ 具体参数计算可参考LCD时序手册[^1] ### 三、驱动层验证方法 1. 通过`vopb`或`vopl`节点确认时钟源配置: ```dts vopb: vop@fdd90000 { assigned-clocks = <&cru ACLK_VOP>; assigned-clock-rates = <800000000>; }; ``` 2. 使用示波器测量CLK+/-信号波形,连续模式应保持恒定脉冲 ### 四、硬件设计注意事项 1. 确保PCB走线满足阻抗匹配(100Ω差分阻抗) 2. 时钟线长度差控制在±5%范围内 3. 建议使用屏蔽罩隔离高速信号,参考底板设计规范[^2] ### 五、调试技巧 当出现屏幕闪烁或信号失锁时: 1. 逐步提高`lane-rate`值(需在sensor支持范围内) 2. 检查`dmesg | grep dsi`输出中的PLL锁定状态 3. 使用`io -4 0xfde20000`读取寄存器状态(具体地址需查手册)
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值