万年历设计DE1-SOC开发板年月日时分秒显示verilog代码下载

最新推荐文章于 2024-05-16 23:31:36 发布
最新推荐文章于 2024-05-16 23:31:36 发布
阅读量241 收藏 4
点赞数
文章标签： fpga开发 万年历 verilog DE1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/diaojiangxue/article/details/134171127
版权

名称：万年历设计DE1-SOC开发板年月日时分秒显示

软件：Quartus II

语言：Verilog

代码功能：

万年历要求

1、实现万年历功能，可以显示年月日，时分秒

2、支持按键调整时间，年月日，时分秒均可调整

3、使用按键切换年月日和时分秒的显示

本代码已在DE1-SOC开发板验证，开发板如下，其他开发板可以通过修改管脚适配：

DE1-soc.png

FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com

代码下载：

万年历设计DE1-SOC开发板年月日时分秒显示（代码在文末下载）软件：Quartus II语言：Verilog代码功能：万年历要求1、实现万年历功能，可以显示年月日，时分秒2、支持按键调整时间，年月日，时分秒均可调整3、使用按键切换年月日和时分秒的显示本代码已在DE1-SOC开发板验证，开发板如下，其他开发板可以通过修改管脚适配名称：万年历设计DE1-SOC开发板年月日时分秒显示（代码在文末下载）软件：Quartus II语言：Verilog代码功能：万年历要求1、实现万年历功能，可以显示年月日，时分秒2、支持按键调整时间，年月日，时分秒均可调整3、使用按键切换年月日和时分秒的显示本代码已在DE1-SOC开发板验证，开发板如下，其他开发板可以通过修改管脚适配：演示视频：FPGA代码Verilog/VHDL代码资源下载：wicon-default.png?t=N7T8http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=249

部分代码展示:

module calendar_top(
input sysclk,//时钟50M
input reset_n,//低电平复位
input change_en,//调整使能信号，为高电平表示调整信号，低电平不调整
input display_SW,//显示切换开关，高电平显示年月日，低电平显示时分秒
input year_hour_key,//年调整信号、小时调整信号
input month_minute_key,//月调整信号、分钟调整信号
input day_second_key,//日调整信号、秒调整信号
output [7:0] HEX0,//数码管
output [7:0] HEX1,//数码管
output [7:0] HEX2,//数码管
output [7:0] HEX3,//数码管
output [7:0] HEX4,//数码管
output [7:0] HEX5//数码管
);
wire [7:0]   year_l_O   ;
wire [7:0]   month_O    ;
wire [7:0]   day_O      ;
wire [7:0]   hour_O     ;
wire [7:0]   minute_O   ;
wire [7:0]   second_O   ;
//万年历计时模块
calendar i_calendar
(
. sysclk(sysclk),
. reset_n(reset_n),
. change_en(change_en),//调整使能信号，为高电平表示调整信号，低电平不调整
. display_SW(display_SW),//显示切换开关，高电平显示年月日，低电平显示时分秒
. year_hour_key(year_hour_key),//年调整信号、小时调整信号
. month_minute_key(month_minute_key),//月调整信号、分钟调整信号
. day_second_key(day_second_key),//日调整信号、秒调整信号
. year_l_O   (year_l_O),
. month_O    (month_O),
. day_O      (day_O),
. hour_O     (hour_O),
. minute_O   (minute_O),
. second_O   (second_O)
);
//数码管显示模块
display i_display(
. sysclk(sysclk),//时钟50M
. reset_n(reset_n),//低电平复位
. display_SW(display_SW),//显示切换开关，高电平显示年月日，低电平显示时分秒
. year_l_O   (year_l_O),
. month_O    (month_O),
. day_O      (day_O),
. hour_O     (hour_O),
. minute_O   (minute_O),
. second_O   (second_O),
. HEX0(HEX0),//数码管
. HEX1(HEX1),
. HEX2(HEX2),
. HEX3(HEX3),
. HEX4(HEX4),
. HEX5(HEX5)
);
endmodule

设计文档：

1. 工程文件

2. 程序文件

3. 程序编译

4. RTL图

5. 管脚分配

6. 仿真图

图1

图2

图3

FPGA代码库
关注
FPGA开发（基于Quartus II）万年历，简单代码
weixin_48016703的博客
11-15 2039
小时记够23小时且分钟记够59分且秒记够59秒且计数器记够1秒，天加1；当1.3.5.7.8.10.12月时天记够31天且小时记够23小时且分钟记够59分且秒记够59秒且计数器记够1秒，月加1；当4.6.9.11月时天记够30天且小时记够23小时且分钟记够59分且秒记够59秒且计数器记够1秒，月加1；当2月时平年天记够28天且小时记够23小时且分钟记够59分且秒记够59秒且计数器记够1秒，月加1；当月记够12月且天记够31天且小时记够23小时且分钟记够59分且秒记够59秒且计数器记够1秒，年加1。
FPGA万年历课程设计（完整代码+完整报告+题目要求）
02-05
大学生FPGA万年历课程设计参考资料，内部含有完整代码和课程设计完整报告和具体的题目要求指标。该万年历实现的功能有日期（年月日）、时间（时分秒）的走时，区分闰年与平年。另外还有闹钟功能。按键调整设置日期、时间和闹钟。当选中需要调整的内容时，数码管闪烁。其它具体要求见内部的题目具体要求。
fpga的万年历设计
03-27
eda中有关fpga的万年历设计及源程序代码
基于FPGA的万年历设计
04-03
基于FPGA的可显示数字时钟，设计思路为自底向上，包括三个子模块：时钟模块，进制转换模块，led显示模块。所用到的FPGA晶振频率为50Mhz，首先利用它得到1hz的时钟然后然后得到时钟模块，把时钟模块输出的时、分、秒输入到进制转换模块后得到十进制的值再输入到led显示模块，该工程已经在FPGA开发板上亲测可用。
至简设计法_fpga万年历设计
MDYFPGA的博客
03-19 1921
以下为明德扬原创，转载请注明出处！ 1.功能概述 万年历是记录一定时间范围内的年历，其名称只是一种象征，表示时间跨度大。由于其功能非常常用，且极为方便人们查询使用，因此广泛应用于钟表、历书出版物、电子产品、电脑软件和手机应用等等行业中。 与传统计时工具如钟表日历等相比，数字万年历具备精确度高、成本低廉、运行稳定、功能多样等众多优点，因此国内外许多设计人员先后进行了相关设计开发。其中，基于FPGA开...
DE1-Soc硬件原理图及发开手册
03-17
DE1-Soc硬件原理图及开发手册是一份重要的参考资料，主要面向使用DE1-Soc开发板的工程师和学习者。该手册提供了DE1-Soc开发板的基础知识，以及如何进行DE1-Soc的编程和实践操作。DE1-Soc开发板是基于STM32、ARM架构...
DE1-SoC-User-manual DE1-SoC用户手册
11-23
DE1-SOC开发套件是基于Altera的Cyclone V SoC FPGA的一款硬件平台，专为嵌入式系统设计者提供了一个集成了处理器和FPGA功能的综合实验环境。本用户手册详细介绍了如何使用这款开发板进行项目开发和学习。 第1章：...
史上最全DE1-SOC部分引脚分配表
10-10
DE1-SOC是一款由台湾友晶科技（Altera公司前子公司）推出的FPGA开发板，主要面向教育和原型设计领域。这款开发板基于Cyclone IV系列的EP4CE115F29C7 FPGA，它具有丰富的硬件资源，包括可编程逻辑单元、嵌入式存储器...
DE1-SoC-MTL2_User_Manual
01-18
DE1-SoC-MTL2开发板及其用户手册提供了嵌入式系统开发所需的整体解决方案，涵盖了硬件设计、软件配置及参考示例，尤其在多媒体应用方面具备突出的优势。通过集成FPGA技术，开发者可以创建性能强大的嵌入式系统，不仅...
DE1-SoC cyclone5 5CSEMA5F31 FPGA开发板配套光盘资料包括硬件文档资料+verilog设计Quartus工程例程文件.zip
03-07
DE1-SoC Cyclone5 5CSEMA5F31 FPGA开发板是一款由Altera公司推出的基于Cyclone V系列的高级开发平台，它为FPGA学习者和工程师提供了丰富的硬件资源和软件工具。这个开发板的核心是EPM570T144C8 FPGA，它支持多种高速...
基于FPGA设计的万年历数字时钟课程设计Quartus工程源码+设计报告文档资料.zip
01-17
基于FPGA设计的万年历数字时钟课程设计Quartus工程源码+设计报告文档资料,可以做为你的学习设计参考。 系统总体设计 2.1.1 系统功能介绍 本次万年历实现的功能有： （1）年月日、时分秒的走时、设置及其显示。 （2）闹钟功能、闹钟设置及其闹钟设置显示。 2.1.2 系统硬件介绍 本次万年历设计使用的硬件资源有：6个数码管、三个微动开关、两个拨码开关和两个LED灯。 其中，6个数码管选择显示年月日、时分秒及其闹钟设置的时分秒。三个按键分别为翻页按键（选择数码管显示内容）、选择按键（选择需调整的内容）、加一按键（调整的内容加一），用于翻页和时间及其闹钟的设置。两个拨码开关分别为闹钟使能开关和复位开关，用于闹钟的打开及其关闭和将整个系统复位。两个LED灯分别为闹钟开关状态和闹钟标志（代替蜂鸣器）。 2.1.3 系统总体框图介绍 整个系统采用自顶向下的设计方法，从系统的总体功能出发，将整个系统划分为多个模块，然后再将各个模块划分为多个功能部分，编程完成后将各个部分联系起来组成整个系统。 module calendar(system_clk,reset,key_turn,key_switch,key_add,switch_alarm,led,beep,hex0,hex1,hex2,hex3,hex4,hex5); input system_clk,reset,key_turn,key_switch,key_add,switch_alarm;//系统时钟、复位、三个按键和一个拨码开关 output led,beep; //LED灯和蜂鸣器 output [6:0] hex0; //输出：数码管0 output [6:0] hex1; //输出：数码管1 output [6:0] hex2; //输出：数码管2 output [6:0] hex3; //输出：数码管3 output [6:0] hex4; //输出：数码管4 output [6:0] hex5; //输出：数码管5 wire second_add,minute_add,hour_add,day_add,month_add,year_add,alarm_second_add,alarm_minute_add,alarm_hour_add; //专属增一信号 wire [1:0] flag_turn; //翻页状态信号 wire [1:0] flag_switch; //闪烁数码管选择信号 wire select_sign; //选择状态 wire [5:0] second; //秒 wire [5:0] minute; //分 wire [4:0] hour; //小时 wire [4:0] day; //日 wire [3:0] month; //月 wire [6:0] year; //年 wire [5:0] alarm_second; //闹钟秒 wire [5:0] alarm_minute; //闹钟分 wire [4:0] alarm_hour; //闹钟小时 //例化按键模块 key_drive_module use_key_drive_module( .system_clk (system_clk), .reset (reset), .key_turn (key_turn), .key_switch (key_switch), .key_add (key_add), .flag_switch (flag_switch), .flag_turn (flag_turn), .second_add (second_add), .minute_add (minute_add), .hour_add (hour_add), .day_add (day_add), .month_add (month_add), .year_add (year_add), .alarm_second_add (alarm_second_add), .alarm_minute_add (alarm_minute_add), .alarm_hour_add (alarm_hour_add), .select_sign (select_sign) ); //例化时钟模块 clock
FPGA万年历程序
05-19
FPGA万年历程序 verilog程序
FPGA数字万年历（verilog）
02-28
本次工程实现了FPGA（EP4CE6）通过LCD显示年、月、日、星期、小时、分钟、秒的功能，并且可以通过按键对显示的数据进行调整，加或减，同时也加入了闹钟和整点报时的功能，根据现实情况，当闹钟和整点的时间发生冲突时，闹钟先亮，我把闹钟的优先级设置为高了，如果达到了闹钟和整点所设置的时间，led灯就会有区分的亮，闹钟前两位led灯亮，整点后两位led灯亮
基于FPGA的数字钟万年历 第二部分：Clock_Verilog.part2.rar
07-11
基于FPGA的数字钟万年历Verilog资料合集，包含源码工程、仿真工程、视频教程、原理图PCB图，是FPGA经典案例系列博客的其中资源之一，系列博客地址：https://blog.csdn.net/qq_33486907/article/details/118653742 欢迎浏览。 由于资源过大超过CSDN 1000M的限制，所以此资源为压缩卷第二卷，第一卷地址为：https://download.csdn.net/download/qq_33486907/20203102 两卷要放在同一个文件夹下才能解压成功。
fpga电子万年历_至简设计法_fpga万年历设计（一）
weixin_39810901的博客
11-30 1241
一、功能概述万年历是记录一定时间范围内的年历，其名称只是一种象征，表示时间跨度大。由于其功能非常常用，且极为方便人们查询使用，因此广泛应用于钟表、历书出版物、电子产品、电脑软件和手机应用等等行业中。与传统计时工具如钟表日历等相比，数字万年历具备精确度高、成本低廉、运行稳定、功能多样等众多优点，因此国内外许多设计人员先后进行了相关设计开发。其中，基于FPGA开发除设计简便、开发成本低、电路简洁等，更...
基于FPGA的电子万年历设计
FPGA/MATLAB学习教程/源码/项目合作开发
06-14 7435
quartusii12.1系统的整个结构框图： 然后，设置控制输入有5个脚，分析功能如下所示：i_Function_Controller=0；显示年月日i_sel：选择需要调整的某位数字。i_set：计数器，调整需要调整的位置的数字。具体调整的时候，首先选择i_sel，按键按一下，需要调整的位置会移动一次，然后移动到需要调整的位置上，然后松开i_sel，然后按下i_set，调整显示的数字。i_run：不使用i_Function_Controller=1；显示时间，小时，分，秒i_sel：i_set：i_ru
FPGA项目（12）——基于FPGA的万年历设计_fpga数字万年历
最新发布
2401_85015306的博客
05-16 757
always@(posedge system_clk or negedge reset)//敏感信号：系统时钟和复位。//输入信号：拨码开关（使能信号）、时钟模块的时分秒、按键驱动模块的时分秒专属增一脉冲信号。//输入信号：系统时钟、复位按键、时分秒年月日的加一信号。second_add) //增一信号。//最大24999999。if(pulse_second) //秒脉冲。
基于FPGA的万年历
QQ1391074994的博客
04-25 3780
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值