上下拉电阻原理及推挽与oc输出

上拉电阻：将一个不确定的信号（高或低电平），通过一个电阻与电源VCC相连，固定在高电平。

下拉电阻：将一个不确定的信号（高或低电平），通过一个电阻与地GND相连，固定在低电平。

上、下拉电阻的作用：

一般说法是上拉增大电流，下拉电阻是用来吸收电流。

1、当 TTL 电路驱动 CMOS 电路时，如果电路输出的高电平低于 CMOS 电路的最低高电平 （一般为 3.5V）， 这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。
2、OC 门电路必须使用上拉电阻，以提高输出的高电平值。
3、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在 CMOS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干 扰能力。
6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上、下拉电阻是电阻匹配，有效的抑制 反射波干扰。

上拉电阻阻值的选择原则:
1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点，通常在 1K 到 10K 之间选取。对下拉电阻也是类似道理。

参考：
上拉、下拉电阻的原理和作用

开漏输出与推挽输出