synplify成功运行起designware的方法,巨坑

因为手头FPGA是zynq ultrascale+。所以更新了synplify到2019版本。手里的项目必须要用designware来做验证。各种研究,填了N多的坑。终于搞定。

先说原理:

1. 电脑上有design compile,license各种都搞定,dw库可用。可以装在虚拟机里。

2. synplify2019是windows版本。因此我是装在windows主机里的。dc是装在centos虚拟机里的。

3. 打开synpilfy premier dp 2019。在implemention option里,找到verilog页面。如下:

最关键的就是红框中标示的部分。

synplify要使用dw,他不会自己综合,要调用dc综合好的dw库。因此他居然要你指定dc的安装路径。一般人dc都是装在linux虚拟机里,而synplify是装在windows上的。因此,关于怎么在windows下使用dw,在synplify的说明文档里专门有句话:

只要能通过网络的方式,访问到dc安装目录,synplify就可以调用dw库。

这就好办了。windows访问linux的方法就是SAMBA。只要centos6里跑出samba就OK了。

接下去,巨坑来了。我把centos6搞定SAMBA的坑写一下。

1. centos6安装samba。要改一下镜像。centos6的镜像太老了。最后使用的镜像是下面这个:

在这个文件里改:

/etc/yum.repos.d/CentOS-Base.repo

[base]
name=CentOS-$releasever - Base
#mirrorlist=http://mirrorlist.centos.org/?release=$releasever&arch=$basearch&repo=os&infra=$infra
#baseurl=http://mirror.centos.org/centos/$releasever/os/$basearch/
baseurl=https://mirrors.tuna.tsinghua.edu.cn/centos-vault/6.10/os/x86_64/
gpgcheck=1
#gpgkey=file:///etc/pki/rpm-gpg/RPM-GPG-KEY-CentOS-6
gpgkey=https://mirrors.tuna.tsinghua.edu.cn/centos-vault/6.10/os/x86_64/RPM-GPG-KEY-CentOS-6

#released updates
[updates]
name=CentOS-$releasever - Updates
#mirrorlist=http://mirrorlist.centos.org/?release=$releasever&arch=$basearch&repo=updates&infra=$infra
#baseurl=http://mirror.centos.org/centos/$releasever/updates/$basearch/
baseurl=https://mirrors.tuna.tsinghua.edu.cn/centos-vault/6.10/updates/x86_64/
gpgcheck=1
#gpgkey=file:///etc/pki/rpm-gpg/RPM-GPG-KEY-CentOS-6
gpgkey=https://mirrors.tuna.tsinghua.edu.cn/centos-vault/6.10/os/x86_64/RPM-GPG-KEY-CentOS-6

#additional packages that may be useful
[extras]
name=CentOS-$releasever - Extras
#mirrorlist=http://mirrorlist.centos.org/?release=$releasever&arch=$basearch&repo=extras&infra=$infra
#baseurl=http://mirror.centos.org/centos/$releasever/extras/$basearch/
baseurl=https://mirrors.tuna.tsinghua.edu.cn/centos-vault/6.10/extras/x86_64/
gpgcheck=1
#gpgkey=file:///etc/pki/rpm-gpg/RPM-GPG-KEY-CentOS-6
gpgkey=https://mirrors.tuna.tsinghua.edu.cn/centos-vault/6.10/os/x86_64/RPM-GPG-KEY-CentOS-6

#additional packages that extend functionality of existing packages
[centosplus]
name=CentOS-$releasever - Plus
#mirrorlist=http://mirrorlist.centos.org/?release=$releasever&arch=$basearch&repo=centosplus&infra=$infra
#baseurl=http://mirror.centos.org/centos/$releasever/centosplus/$basearch/
baseurl=https://mirrors.tuna.tsinghua.edu.cn/centos-vault/6.10/centosplus/x86_64/
gpgcheck=1
enabled=0
#gpgkey=file:///etc/pki/rpm-gpg/RPM-GPG-KEY-CentOS-6
gpgkey=https://mirrors.tuna.tsinghua.edu.cn/centos-vault/6.10/os/x86_64/RPM-GPG-KEY-CentOS-6

#contrib - packages by Centos Users
[contrib]
name=CentOS-$releasever - Contrib
#mirrorlist=http://mirrorlist.centos.org/?release=$releasever&arch=$basearch&repo=contrib&infra=$infra
#baseurl=http://mirror.centos.org/centos/$releasever/contrib/$basearch/
baseurl=https://mirrors.tuna.tsinghua.edu.cn/centos-vault/6.10/contrib/x86_64/
gpgcheck=1
enabled=0
#gpgkey=file:///etc/pki/rpm-gpg/RPM-GPG-KEY-CentOS-6
gpgkey=https://mirrors.tuna.tsinghua.edu.cn/centos-vault/6.10/os/x86_64/RPM-GPG-KEY-CentOS-6

2. 安装好samba后,要添加samba用户。

添加samba用户

  smbpasswd -a samba

否则怎么都登录不了。

3. 通过   vi /etc/sysconfig/selinux
把 SELINUX=enforcing   修改为SELINUX= disable 退出保存,并且重启。就可以实现windows 实在对centOS ,smb共享的访问了,当然,也可以通过配置selinux策略来实现该功能。

4. 虚拟机网络设定为桥接

然后让虚拟机自动获取IP。应该可以用其他方法,但我不管了。

5. windows10这边倒不需要怎么设定。我的电脑右键点击“映射网络驱动器”,然后输入

\\192.168.X.XXX\public\  就OK 

  • 0
    点赞
  • 6
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
Synplify Pro是一款集成电路设计工具,用于综合和优化FPGA设计。它是Synplicity公司开发的旗舰产品,适用于各种FPGA设计项目。 Synplify Pro的入门使用可以按照以下步骤进行: 1. 安装和准备:首先,需要从官方网站下载Synplify Pro的安装程序,并按照指示完成安装。安装后,需要确保计算机上有一个支持的FPGA设备,并设置好开发环境。 2. 创建工程:打开Synplify Pro后,可以选择“创建新工程”来开始一个新的设计项目。在创建工程时,需要指定目标FPGA设备以及设计文件的位置。 3. 添加设计文件:在工程中,需要将设计文件添加到工程中。这些设计文件可以是Verilog、VHDL等硬件描述语言的源代码文件。通过“添加文件”选项,可以将这些文件添加到工程中。 4. 设置目标设备:在设计的过程中,需要设置目标FPGA设备。通过“设置目标设备”选项,可以选择正确的FPGA系列和型号,以便Synplify Pro进行相应的综合和优化。 5. 进行综合:当所有设计文件和目标设备设置完成后,可以开始进行综合。通过选择“综合”选项,并设置相应的综合选项,可以启动综合流程。Synplify Pro会将设计文件翻译成FPGA器件中的配置文件。 6. 优化和实现:在综合完成后,可以对综合结果进行优化和实现。Synplify Pro提供了丰富的优化选项,可以根据设计需求进行相应的优化。一旦优化完成,可以将结果导出并加载到目标FPGA设备上进行验证和测试。 通过以上入门步骤,可以熟悉和掌握Synplify Pro的基本使用方法,为后续的FPGA设计工作打下基础。当然,在深入学习和实践中,还可以进一步探索更多高级功能和技巧,以提高设计的效率和性能。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值