JFET 共源级放大电路设计

1.要求：

  a.增益10db  Av= 20log(Vout/Vin)     Vout/Vin  = 3;

  b.峰峰值：3Vp-p

  

2.管子种类不一样，IDSS不一样，2SK184GR  IDSS范围：2.6ma~6.5Ma。

• 取Id值，设计RD\RS阻值，取值条件只需满足<IDSS即可，此处为了安全起见，选择ID=1Ma.Id决定了传导率和噪声，所以设计电路从ID开始。

       RS=VS/I=2V/1Ma= 2K，   VS选择在1V以上，避免温度变化带来的偏移。

       RD=Av*Rs= 3*2K= 6K。

      功耗计算：P=(15V-1ma*2k-1ma*6k)*I=7V*1ma = 7mW.   小于2SK184GR  PD 200mW。

• 栅极偏压电路设计

      2SK184GR 传输特性曲线：

IDSS在1MA左右时，根据上图VGS范围在-0.1~0.4之间，取中间值-0.25V，然后得到VG=2v-0.25V=1.75v,R1电阻压降1.75V，R2电阻压降13.25V。因JFET 输入电阻非常大，G\S间电流几乎为0.

 R2 =20 K，R1=150K。  

 

Pspice 采用BC264A做仿真，仿真原理图如下：

Q:

为什么放大倍数只有2.5倍左右？排查发现S级电压增量和Vin输入电压不一样实际没有2Vp-p.红色为输入信号VIN，绿色为Vs增量。