代码小技巧——总线时钟的产生方式

之前写过一篇博客，关于如何使用D触发器实现2/4分频，当时只是为了实现而实现，并没有真正理解既然可以使用PLL还要自己去写的意义在哪里？现在终于有所顿悟。

    在写DACx0004的驱动的时候，看了师兄写的驱动程序，SPI总线的时钟SCK时钟就是计数产生四分频，回忆自己写的IMX291,和GSEN2020，IMX291的spi总线的时钟也是计数产生，方式略有不同，GSEN2020为了实现在上升沿和下降沿同时采样，采用了倍频的方式，手册要求最大不超过20MHZ。

       DACx0004 的spi总线对频率没有要求，因此按照时序图来编写初始化程序。

       下面来看计数实现10分频的verilog：

一种写法：通过计数产生时钟（任意偶数分频）

 

 

下面介绍另一种写法：

 

仿真波形：

两种方法思路不同，但是都可以实现目的。供自己学习，也供大家参考。