基于FPGA等精度的实时测量频率和占空比

目录

一、要求：

二、指标要求 

三、 等精度测频设计原理

四、时序分析： 

五、模块设计 

1、计数器

2、读数据

3、数据处理

4、数码管显示模块

六、仿真分析

1、计数模块

A、测量1Mhz频率占空比为50%的信号的频率。

 B、Em设置为1Mhz，占空比为46%的信号的占空比

2、数据处理模块

3、总体仿真 

七、实测展示

 八、说明

---

一、要求：

        利用Altera公司的FPGA开发软件Quartus 13.1采用混合设计实现方波信号频率和占空比测量。 

二、指标要求 

1) 待测方波信号频率范围1Hz~1MHz，测量精度优于0.1Hz

2) 待测方波信号占空比范围1%~95%，测量精度优于1%

3) 频率数据显示精度0.1Hz，给出8位数字的BCD码结果

4) 占空比给出2位整数百分比的BCD码结果

三、 等精度测频设计原理

 设计原理流程图如图 1：

图 1设计原理流程图 

         将在相同时间内对被测信号和标准信号同时计数 ，D触发器保证实际闸门时间与被测信号同步，消除被测信号计数误差；读数据模块两个技术模块数据同时读入送进数据处理模块处理；数据处理模块将读入的数据计算出频率与占空比后送入显示模块；显示模块将频率与占空比显示在数码管上。

等精度测频率原理：

        等精度测频法本质上是多周期同步测频，它是在直接测频基础上发展起来的，在目前的测频系统中得到了越来越广泛的应用。等精度测频时，同时对标准信号和待测信号计数，而且实际闸门时间不是固定的，而是被测信号的整数倍，即与被测信号保持同步，因此消除了对被测信号计数所产生的士1个数字误差，使测量精度大为提高。

四、时序分析： 

         如图 2所示，Tx待测型号在Cl的预置闸门信号期间进行采样计数，使得在En为高时Tx总是整数倍出现。 

图 2时序分析图 

        设在一次实际闸门时间τ中计数器对被测信号的计数值为Nx，对标准信号的计数值为Ns。标准信号的频率为fs，则被测信号的频率为：

                                               fx=(Nx/Ns)·fs                                                                   （1）         

五、模块设计 

        如图 3所示，计数器模块同时计数频率Ns、Nx值与占空比Nh值，数值传给数据处理模块，由数据模块switch信号切换显示数据的不同位，数值传给数码管显示模块显示。

        由一个D触发器实现预置闸门与待测信号的同步，触发信号为Tx，后面四个D触发器为读信号和清零信号延时，由50Mhz标准信号触发，延时两个标准信号单元为Read信号，延时四个标准单元为clr信号；复位信号控制五个D触发器的使能信号。