连接器设计中的并发开关噪声分析

      在高速电路设计中，中国设计工程师通常并没有特别意识到连接器的互感特性在提高信号完整性设计中的作用。 本文将探讨连接器设计和选择中最困难的问题：并发开关噪声，并揭示并发开关噪声对高性能系统中使用的连接器和封装规格的影响。

      人们总是认为系统中的所有工作都是由IC完成的，当然也包括相应的软件。 IC封装、电路板、连接器、电缆和其他分立元件等无源元件只会降低系统性能、增加系统尺寸并增加系统成本。 因此，系统中互连和元件的选择和设计，实际上是为了尽量减少这些元件对系统的影响。 因此，大多数 IC 设计人员通常将寄生元件的一般类别称为系统中所有未连接的部分（这通常是 PCB 设计人员所处理的）。

 

      在选择IC器件时，除了选择合适的元器件外，后续的电路板布局和布线工作还必须符合以下设计规则：

1. 可控阻抗PCB线路；

2. 支线上的信号延迟小于最快信号上升时间的20%；

3.不连续时间延迟小于最快信号上升时间的20%；

4. Phase Adjacent PCB线有足够的间距，以确保信号串扰控制在可接受的水平；

5、合理的PCB分层设计，保证相邻电源层和接地层之间的介电层非常薄；

6. 每条信号线下方有一条连续的信号返回路径。

      即使PCB布局非常好，事情仍然没有那么简单。 高性能系统中的每个组件都需要进行优化，以确保符合整体系统成本、性能和开发计划。 高性能系统设计是一条环环相扣的链条，每个环节都必须满足要求，才能保证整个系统满足产品性能规范。

      系统中的其他因素将如何影响系统性能？ 可能的问题通常可以分为两类：时序问题和噪声问题。 信号完整性包括时序和噪声问题，但噪声问题更为突出。

1. 单网信号质量；

2. 两个或多个网络之间的信号串扰；

3. 配电系统中的噪声；

4. 来自系统组件的外部电磁辐射。

      以上四类问题在高速产品中可能会出现，除非特别注意并且项目从一开始就开始考虑这些问题。 本文将探讨连接器（以及 IC 封装）设计和选择中最困难的问题：并发开关噪声（simultaneously switchingnoise），并揭示并发开关噪声对用于高电压的连接器的影响。 性能系统和封装规格。 并发开关噪声

      在开关噪声方面的高速性能要求对于连接器和 IC 封装来说是最难满足的。 开关噪声是信号串扰，主要由连接器和 IC 封装（由信号和返回路径组成）中相邻环路之间的互感引起。 为了最小化开关噪声幅度，有必要确保相邻信号路径环路之间的互感小于最大允许值。