《从0开始设计和实现CPU》总线设计（一）之总线仲裁器的实现

已于 2022-04-30 14:04:43 修改
阅读量2.1k 收藏 21
点赞数 6
分类专栏： 从0开始设计和实现CPU 文章标签： CPU
于 2022-04-14 18:39:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/eterlove/article/details/124176453
版权
（一）总线的实现
  1. 总线由总线仲裁器，总线主控多路复用器，地址解码器，总线从属多路复用器组成，本文记录总线仲裁器的实现。
    在这里插入图片描述
    在这里插入图片描述
    原理请看书《CPU自制入门》，书中通俗易懂，图文并茂。
（二）程序源码

1.定义bus.h（书中定义为bus.h）

`ifndef __BUS_HEADER__
`define __BUS_HEADER__


`define BUS_MASTER_CH       4     //总线主控通道数
`define BUS_MASTER_INDEX_W  2     //总线主控索引宽度
 
`define BusOwnerBus         1:0   //总线所有权状态总线

`define BUS_OWNER_MASTER_0  2'h0  //总线使用权所有者：0号总线主控
`define BUS_OWNER_MASTER_1  2'h1  //总线使用权所有者：1号总线主控
`define BUS_OWNER_MASTER_2  2'h2  //总线使用权所有者：2号总线主控
`define BUS_OWNER_MASTER_3  2'h3  //总线使用权所有者：3号总线主控

`define BUS_SLAVE_CH        8     //总线从属通道数
`define BUS_SLAVE_INDEX_W   3     //总线主控索引宽度
`define BusSlaveLndexBus    2:0   //总线从属索引总线
`define BusSlaveLndexLoc    29:27 //总线从属索引总线

`define BUS_SLAVE_0         0     //0号总线从属
`define BUS_SLAVE_1         1     //1号总线从属
`define BUS_SLAVE_2         2     //2号总线从属
`define BUS_SLAVE_3         3     //3号总线从属
`define BUS_SLAVE_4         4     //4号总线从属
`define BUS_SLAVE_5         5     //5号总线从属
`define BUS_SLAVE_6         6     //6号总线从属
`define BUS_SLAVE_7         7     //7号总线从属

`endif

对比：C语言（#define ） Verilog HDL（`define）

Verilog HDL中的预处理命令和在使用宏时，前面都应该加上（`）

2.定义bus_arbiter.v

`timescale 1ns/1ns   //单位时间为1ns,时间精度1ns

`include "stddef.h"
`include "global_config.h" 

`include "bus.h"   //包含总线头文件

module bus_arbiter(
     
	  input  wire     clk,     //时钟
      input  wire     reset,   //异步复位 
   
	  input  wire     m0_req_,   //0号总线主控_请求总线
      output reg      m0_grnt_,  //0号总线主控_赋予总线
     
	  input  wire     m1_req_,   //1号总线主控_请求总线
      output reg      m1_grnt_,  //1号总线主控_赋予总线
     
	  input  wire     m2_req_,   //2号总线主控_请求总线
      output reg      m2_grnt_,  //2号总线主控_赋予总线
	  
	  input  wire     m3_req_,   //3号总线主控_请求总线
      output reg      m3_grnt_   //3号总线主控_赋予总线

);

/****内部信号****/
  reg[1:0]     owner;

/****赋予总线使用权****/ 
always @(*) begin
   /****赋予总线使用权的初始化****/ 
	m0_grnt_ = `DISABLE_;
    m1_grnt_ = `DISABLE_;
	m2_grnt_ = `DISABLE_;
	m3_grnt_ = `DISABLE_;
	
   /****赋予总线使用权****/ 
   case(owner)
	    `BUS_OWNER_MASTER_0 : begin
		    m0_grnt_ = `ENABLE_;    
	    end
		 
		 `BUS_OWNER_MASTER_1 : begin
		    m1_grnt_ = `ENABLE_;    
	    end
		 
		 `BUS_OWNER_MASTER_2 : begin
		    m2_grnt_ = `ENABLE_;
		 end 
			 
		 `BUS_OWNER_MASTER_3 : begin
		    m3_grnt_ = `ENABLE_; 
		 end	 
	endcase

 end

 
   /****总线使用权的仲裁****/ 
 
 always @(posedge clk or `RESET_EDGE reset) begin
 
       if(reset==`RESET_ENABLE)begin
		 //异步复位
		 owner <= #1 `BUS_OWNER_MASTER_0;
		 end else begin
		   //仲裁
			 case(owner)
			`BUS_OWNER_MASTER_0:begin
			   if(m0_req_ == `ENABLE_)begin
               owner <= #1 `BUS_OWNER_MASTER_0;
			   end else if(m1_req_ == `ENABLE_)begin
			      owner <= #1 `BUS_OWNER_MASTER_1;
			   end else if(m2_req_ == `ENABLE_)begin
			      owner <= #1 `BUS_OWNER_MASTER_2;
			   end else if(m3_req_ == `ENABLE_)begin
			      owner <= #1 `BUS_OWNER_MASTER_3;
		      end
				
         end 
		 
		   `BUS_OWNER_MASTER_1:begin
			   if(m1_req_ == `ENABLE_)begin
				  owner <= #1 `BUS_OWNER_MASTER_1;
				end else if(m2_req_ == `ENABLE_)begin
				  owner <= #1 `BUS_OWNER_MASTER_2;
		   	end else if(m3_req_ == `ENABLE_)begin
		        owner <= #1 `BUS_OWNER_MASTER_3;
			   end else if(m0_req_ == `ENABLE_)begin
			     owner <= #1 `BUS_OWNER_MASTER_0;
				end 
			
			end
			
		  `BUS_OWNER_MASTER_2:begin
			   if(m2_req_ == `ENABLE_)begin
				  owner <= #1 `BUS_OWNER_MASTER_2;
				end else if(m3_req_ == `ENABLE_)begin
				  owner <= #1 `BUS_OWNER_MASTER_3;
		   	end else if(m0_req_ == `ENABLE_)begin
		        owner <= #1 `BUS_OWNER_MASTER_0;
			   end else if(m1_req_ == `ENABLE_)begin
			     owner <= #1 `BUS_OWNER_MASTER_1;
				end 
			
			end
			
		 `BUS_OWNER_MASTER_3:begin
			   if(m3_req_ == `ENABLE_)begin
				  owner <= #1 `BUS_OWNER_MASTER_3;
				end else if(m0_req_ == `ENABLE_)begin
				  owner <= #1 `BUS_OWNER_MASTER_0;
		   	end else if(m1_req_ == `ENABLE_)begin
		        owner <= #1 `BUS_OWNER_MASTER_1;
			   end else if(m2_req_ == `ENABLE_)begin
			     owner <= #1 `BUS_OWNER_MASTER_2;
				end 
			
			end
	  endcase
	end	
	
end 

endmodule

编译只能检查基本的语法错误，我们采用仿真来验证电路功能，我们开始制作Testbench,由于书中未给出代码，只能自己写。
命名风格主要有两种：bus_arbiter_test.v 和 bus_arbiter_tb.v 。见名知意告诉我：这是bus_arbiter.v的Testbench文件。这里我选择第一种风格。

3.定义bus_arbiter_test.v


`timescale 1ns/1ns   //单位时间为1ns,时间精度1ns

`include "stddef.h"
`include "bus_arbiter.h"
`include "global_config.h"

module bus_arbiter_test;   

    reg       clk;
    reg       reset;
	
	reg       m0_req_;     //0号总线主控_请求总线
	wire      m0_grnt_;    //0号总线主控_赋予总线
	
	reg       m1_req_;
	wire      m1_grnt_;
	
	reg       m2_req_;
	wire      m2_grnt_;
	
	reg       m3_req_;
	wire      m3_grnt_;
	reg         owner;
	

	
parameter      STEP = 100.0000;  //10MHZ_100ns

  	/******生成时钟******/
	always #(STEP/2)begin 
	  clk <= ~clk;
	end
	
	/******实例化bus_arbiter该模块******/
   bus_arbiter bus_arbiter(
	.clk         (clk),
	.reset     (reset),
	.m0_req_   (m0_req_),
	.m1_req_   (m1_req_),
    .m2_req_   (m2_req_),
    .m3_req_   (m3_req_),

    .m0_grnt_  (m0_grnt_),
	.m1_grnt_  (m1_grnt_),
	.m2_grnt_  (m2_grnt_),
    .m3_grnt_  (m3_grnt_)
   );
	

/******测试用例******/
initial begin   //初始化信号
     #0 begin
	  clk <= `HIGH;
	  reset <= `RESET_ENABLE;  //在0时刻复位一下
	  m0_req_ <= `DISABLE_;
	  m1_req_ <= `DISABLE_;
      m2_req_ <= `DISABLE_;
      m3_req_ <= `DISABLE_; 
		//	owner   <= `BUS_OWNER_MASTER_0;  //复位开始后，默认开始为0号主控
	  end  
	  
	   # (STEP*3/4)
		# STEP begin
		  reset <= `RESET_DISABLE;  //解除复位
		end 
		
		$display( "Test start!");  //测试开始
		# STEP begin
		m0_req_ <= `ENABLE_;    //0号总线主控_请求总线使用权
		end 
			
		# STEP begin
		m0_req_ <= `DISABLE_;   //0号总线主控_释放总线使用权
		m1_req_ <= `ENABLE_;    //1号总线主控_请求总线使用权
		end 
			
		# STEP begin
		m1_req_ <= `DISABLE_;   //1号总线主控_释放总线使用权
		m2_req_ <= `ENABLE_;    //2号总线主控_请求总线使用权
	   end
			
		# STEP begin
		m2_req_ <= `DISABLE_;   //2号总线主控_释放总线使用权
		m3_req_ <= `ENABLE_;    //3号总线主控_请求总线使用权
		end 
		
		# STEP begin
		m3_req_  <= `DISABLE_; //3号总线主控_释放总线使用权
		m0_req_  <= `ENABLE_;  //0号总线主控_请求总线使用权
		end 

# STEP begin
		    $finish;   //结束仿真
		end 
	  
end

	/******输出波形文件******/
initial begin
  $dumpfile("bus_arbiter.vcd");	//将波形输出到test.vcd文件
  $dumpvars(0 , bus_arbiter);   //从时刻0开始输出模块bus_arbiter的波形
end 

endmodule

可以学一下Icarus Verilog + GTKWave–>http://iverilog.icarus.com/开源轻量型工具，建议是以视频为主来学习。

（三）程序说明
$display( "Test start!");  //测试开始

$display作用相当于C语言中的打印函数printf

 $dumpfile("bus_arbiter.vcd");	//将波形输出到test.vcd文件
 $dumpvars(0 , bus_arbiter);   //从时刻0开始输出模块bus_arbiter的波形

$dumpfile 和 $dumpvars叫做系统任务（现阶段会用就行），可以将仿真时的信号变化输出到波形文件，我们将用GTKWave这个软件来查看波形，支持的波形格式为vcd格式。

（四）仿真开始

打开window的cmd命令窗口，cd切换到该工程文件所在目录（我的：F:\fpga_code\03_bus_arbiter）。
1.仿真文件

iverilog -s bus_arbiter_test -o bus_arbiter_test.out bus_arbiter_test.v bus_arbiter.v
vvp bus_arbiter_test.out

2.GTKWave查看波形

gtkwave bus_arbiter.vcd

在这里插入图片描述
在这里插入图片描述

嵌入式历练者
关注
专栏目录
单总线CPU设计(现代时序)(HUST).zip
01-04
在"1-7关都用这个.txt"文件中，可能包含了设计和实现单总线CPU的逐步指导，涵盖从基础概念到具体实现的各个步骤，例如逻辑门设计、触发器选择、寄存器组织以及控制单元的构建。每个“关”可能代表一个设计挑战或阶段...
总线仲裁器（Bus Arbiter）
公众号：风景邮递Yuan的博客
06-11 637
常见的算法包括固定优先级、旋转优先级、随机优先级等。其中，固定优先级是指设备的访问优先级是固定的，例如CPU的优先级最高，其他设备的优先级则根据其重要性和使用频率来确定；旋转优先级是指设备的访问优先级会随着时间的推移而不断变化，以保证每个设备都有机会获得总线的访问权；总线仲裁器的代码实现需要考虑多个方面，包括硬件电路的设计、算法的选择和优先级规则的制定等。在多个设备同时请求访问总线时，总线仲裁器会根据一定的算法和优先级规则，决定哪个设备可以获得总线的访问权，从而保证总线上的数据传输的正确性和稳定性。
计算机组成原理之总线设计
m0_50180963的博客
05-26 1378
下面开始正题。 我们知道，计算机是由五大部件组成的：运算器、存储器、控制器、输入设备和输出设备，这个概念比较抽象，简单一点来说就是 CPU 包含运算器和控制器，存储器也就指的是内存，而输入输出设备分别指的是键盘和显示器。计算机这几个部件之间是需要共同协作完成信息处理的，那么，这几大部件之间如何进行通信呢？靠的是系统总线，这也是我们这篇文章讨论的重点。 认识总线 总线是将两个计算机或者多个功能单元连接在一起并允许它们相互交换数据的一种通路。总线还可以将计算机和外部设备连接在一起。总线是计算机系统非常重要
【计算机系统架构】从0开始构建一台现代计算机|时序逻辑、主存储器|第3章
最新发布
Yaoyao2024的博客
08-28 1481
一言以蔽之：在构建了计算机的 ALU 之后，本 Modulation 将转向构建计算机的主存储器单元，也称为随机存取存储器或RAM。这项工作将自下而上逐步完成，从初级触发器门到一位寄存器，再到 n 位寄存器，直至一系列 RAM 芯片。与基于组合逻辑的计算机处理芯片不同，计算机的存储逻辑需要基于时钟的顺序逻辑（时序逻辑电路）。我们将首先概述这一理论背景，然后构建我们的内存芯片组。关键概念：组合逻辑与时序逻辑、时钟与周期、触发器、寄存器、RAM 单元、计数器。
【总线仲裁】
m0_68323565的博客
12-12 1175
总线仲裁 连接到总线上的功能模块有主动和被动两种形态。如CPU 模块，它在不同的时间可以用作主方，也可用作从方;而存储器模块只能用作从方。主方(主设备)可以启动一个总线周期，而从方(从设备)只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。 按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类。对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。 ㈠集中式仲裁(总线控制器) 集中式仲裁中每个功能模块有两条线连到总线控制器
计算机组成原理——总线（Bus）
m0_66881249的博客
01-04 8690
计算机组成原理总线的相关知识
计算机原理学习笔记——第七章 总线——3 总线的设计
预见未来to50的专栏
04-28 719
总线的特性 总线设计要考虑的因素 总线设计的基本要素 总线带宽 总线信号线类型（控制、数据、地址） 总线仲裁 总线仲裁方式 集中式总线仲裁方式 集中式总线仲裁方式1——菊花链 集中式总线仲裁方式2——计数器定时查询 集中式总线仲裁方式3——独立请求仲裁方式 分布式总线仲裁 分布式总线仲裁方式1——自举式 分布式...
PCI总线仲裁参考设计Verilog代码.rar
09-02
在这个“PCI总线仲裁参考设计Verilog代码”中，我们可以学习到如何使用Verilog硬件描述语言实现PCI总线的仲裁逻辑。 PCI总线仲裁的主要任务是确定哪个设备有权在任何给定时间访问总线。这通常通过一种称为“优先级...
FPGA实现CAN总线控制器源码,can总线编程,VHDL
09-10
总之，FPGA实现CAN总线控制器是一项技术含量较高的工作，涉及到硬件描述语言编程、数字逻辑设计、通信协议理解和嵌入式系统集成等多个方面。通过这个项目，开发者可以深入理解CAN协议的工作原理，同时提升FPGA设计和...
嵌入式系统/ARM技术中的嵌入式系统中PCI总线仲裁器的设计方法
11-02
具体到硬件实现，例如在一个包含TriMedia嵌入式DSP CPU PNX1300和Intel i82559网络控制器的双主设备系统中，设计一个PCI总线仲裁器需要考虑这些设备之间的通信协议和信号交互。表1所列的仲裁器接口信号是实现这种...
2.3总线仲裁
人生得意须尽欢
01-19 4796
计算机组成原理之总线仲裁（408不考）
计算机组成原理——总线
qq_51308373的博客
03-09 7353
一、总线概述 1．基本概念 （1）总线简图 每个总线可能由很多根信号线组成 （2）总线的物理实现 ①如上图，4根信号线组成“一根”总线，所有硬件部件都可以通过这根总线传递数据 ②可并行发送4bit数据。同一时刻只能有一个部件发送数据，但是可有多个部件接受数据 （3）总线的定义 ①总线是一组能为多个部件分时共享的公共信息传送线路 1）共享：指总线上可以挂接多个部件，各个部件之间互相交换的信息都可以通过这组线路分时共享。 2）分时：指同一时刻只允许有一个部件向总线发送信息，如果系统中有多个部件，则它们只能
I2C总线原理及总线信号的实现
YLG_lin的博客
09-14 3440
I2C总线是一种多主机总线，连接IIC总线上的器件分为主机和从机，主机有权发起和结束一次通信，而从机只能被主机呼叫；当总线上有多个主机同时启用总线时，I2C也具备冲突检测和仲裁的功能来防止错误产生；每个连接到IIC总线上的器件都有一个唯一的地址（7bit），且每个器件都可以作为主机也可以作为从机（同一时刻只能有一个主机），总线上的器件增加和删除不影响其他器件正常工作；I2C总线在通信时总线上发送数据的器件为发送器，接收数据的器件为接收器；主要用于近距离（抗干扰能力稍弱），低速的芯片之间的通信（传输视频，带宽
简易RISC软核CPU设计
塔克拉玛与大兴安岭的博客
04-21 2610
1，简介 该工程已开源至GitHub，请自行点击查看 FPGA设计中在IP核的提供方式上，通常将其分为软核、固核和硬核这3类。软核(Soft IP Core) : 软核在EDA 设计领域指的是综合之前的寄存器传输级(RTL) 模型；通常遍是指以HDL代码（Verilog，VHDL…）为形式的可综合源代码；固核(Firm IP Core) :固核在EDA 设计领域指的是带有平面规划信息的网表；硬核 ...
什么是仲裁器（Arbiter）？
不积跬步无以至千里
06-14 1305
在电子系统设计中，仲裁器（Arbiter）是关键组件，用于管理多设备或信号对共享资源（如总线、内存、I/O通道等）的竞争访问。通过确保公平和高效的资源分配，仲裁器提升了系统的性能和可靠性。本文将详细探讨仲裁器的作用、常见算法及其应用，并通过代码示例展示其实现。
总线（Bus）-计算机硬件系统
sky1988818的专栏
05-11 5537
在计算机系统的硬件组成中，总线（Bus）是不可缺少的一部分，将各大基本部件按照一定的方式链接起来就构成了计算机硬件系统。就目前来讲，许多微型计算机的各大部件之间都是用总线链接起来的。 总线是一组能够为各部件提供服务的公共信息传送线路，它能够分时地发送与接收各部件的信息，是计算机系统各部件之间传输地址、数据和控制信息的公共通道，CPU通过总线实现读取指令，并实现与内存、外设之间的数据交换，在CPU、内存与外设确定的情况下，总线速度是制约计算机整体性能的关键，总线的性能对于解决系统瓶颈、提高整个微机系统...
【计算机组成原理】总线（二）—— 总线仲裁
haoweixl的博客
09-19 3264
总线忙”信号的建立者是获得总线控制权的设备。
计算机组成原理 总线仲裁 总线
weixin_51472145的博客
03-11 2588
总线仲裁
仲裁器---总线仲裁器（CPU自制）
Chauncey_wu的博客
03-04 1825
下面是一个总线仲裁的逻辑和简单tb，实际参考网上常见的那一个版本，但是有点问题纠正一下。 http://blog.eetop.cn/blog-317611-13565.html //以输入信号作为状态机的转移条件，写得比较冗余 //优先级排序ABC // 总线上挂3个信号A,B,C，仲裁信号grant[1:0]。 // grant[1:0]=2’b00 A获得总线 // gr...
CPU设计解析：指令流水线与结果总线仲裁
"本文主要探讨了CPU设计中的一个重要概念——流水线技术，并着重解析了解决结构相关的问题，包括结果总线仲裁和流水线前进的条件。文中还提及了处理器设计的基本要素，如指令系统结构、RISC指令系统的特点以及简单的...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

嵌入式历练者

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值