FPGA设计入门—1位全加器

最新推荐文章于 2023-10-09 15:51:04 发布
最新推荐文章于 2023-10-09 15:51:04 发布
阅读量1.5k 收藏 3
点赞数
分类专栏： Come to the foot of the mountain
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/explain_sin/article/details/115518339
版权

目录

环境配置

编程方式为原理图输入，目标芯片为cycloneIVE系列的EP4CE11529C7， 基于Quartus13.1的开发环境

实验过程

在这里插入图片描述
新建工程以后，在电路图中放置两个输入端、两个输出端以及一个AND2的与门和一个XOR或门，并按上图方式连接
将此电路图保存为“half_adder”（半加器）并编译，编译成功才能使用
在这里插入图片描述
选中半加器，在File->Create/Update->Create Symbol Files for Curren Files中将此半加器定义为一个元件符号并存盘，接下来再电路图的工具栏中应该能找到half_adder这一元件
在这里插入图片描述
新建一个电路图，依序放置三个输入端、两个半加器、一个CR2的元件、两个输出端，并按图连接好电线
保存此电路图为full_adder（全加器）并编译，编译完成便可进行下一步烧录
在这里插入图片描述
将FPGA开发板连接好电源和电脑USB借口，开机以后点击quartus里的烧录按钮，出现以下界面
在这里插入图片描述
在Hardware中找到USB-Blaster（如果没有则可能是驱动问题，在计算机->设备管理器->USB-Blaster中手动添加驱动，定位到quartus目录drivers文件夹下的USB-Blaster文件夹）
在这里插入图片描述
最后一步进行烧录，按图上顺序操作以后等待右上角进度条到100%便可在开发板上观察到程序演示

程序演示结果

在这里插入图片描述

在这里插入图片描述
此全加器功能简单，主要是计数功能，当一个输入端为1时，指示灯亮为01（由于这里的引脚绑定，读数要从左往右看）；当两个输入端为1时，指示灯为10；当三个输入端为1时，指示灯11；三个输入端都是0，指示灯00

@欢欣症
关注
  • 0
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
[数字逻辑] 全加器的多种电路设计方案
gooding300的博客
05-18 4万+
0x00 全加器 全加器是根据被加数AiA_{i}Ai​、加数BiB_{i}Bi​与低位进位Ci−1C_{i-1}Ci−1​计算出本位和SiS_{i}Si​与进位CiC_{i}Ci​。其真值表如下： AiA_{i}Ai​ BiB_{i}Bi​ Ci−1C_{i-1}Ci−1​ SiS_{i}Si​ CiC_{i}Ci​ 0 0 0 0 0 0 0 1 1 0 0 1 0 1...
FPGA设计入门-----1位全加器的设计
无由的博客
04-07 2799
新建工程 选择目标芯片：cycloneIVE系列的EP4CE11529C7 新建原理图文件 打开QuartusII,选菜单“File”一“New”，在弹出的“New-”对话框中选择“ Design Files” 的原理图文件编辑输入项“Block block diagram/scchematic File" 在编辑窗中调入元件，完成半加器的原理图输入 从“ Symbol”窗中选择需要的符号，或者直接在“name”文本框中键入元件名，如“and2”为2输入与门，点OK按钮，即将元件调入原..
数字电路 全加器实验报告（含实物接线图以及手绘接线图）
03-26
数字电路 全加器实验报告（含实物接线图以及手绘接线图）
微电子电路——一位全加器
君陌的博客
12-05 7052
1.SPICE电路结构与网表 电路结构图： SPICE网表： *ADDER703 .GLOBAL vdd! .OPTIONS LIST NODE POST .OP .TRAN 1N 8u .subckt or3 a b c y m0 net10 a 0 0 nch L=1U W=20U m1 y net10 0 0 nch L=1U W=20U m2 net10 c 0 0 nch ...
一位全加器的设计与实践
XiaoYiDeXiaoYi的博客
03-20 4588
在打开半加器原理图文件half_adder.bdf的情况下，选择菜中File中的Create/Update→CreateSymbolFilesforCurrentFile项，即可将当前文件h_adder.bdf变成一个元件符号存盘，以待在高层次设计中调用，当然这里有点尴尬的地方是我刚刚不小心把半加器命名成的all_adder，这里如果影响了观感求谅解。选择元件，添加一个and2，一个xor，两个input，两个output，组成如下图的电路。EP4CE115F29C7芯片。通过仿真可以看见结果是吻合的。
一位全加器的设计和交通灯控制器EDA
m0_60000199的博客
05-28 1012
以东西方向信号灯状态为例，红灯发光的时间等于黄灯和绿灯发光的时间和。以东西方向信号灯状态为例，红灯发光的时间等于黄灯和绿灯发光的时间和。该交通信号灯控制器由一条车道A和一条车道B汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。该交通信号灯控制器由一条车道A和一条车道B汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。用红、绿、黄发光二极管作信号灯。
写给小白们的FPGA入门设计实验
09-18
总的来说，"写给小白们的FPGA入门设计实验"是一条由浅入深的学习路径，它涵盖了从基本的I/O驱动到复杂逻辑运算的设计，是学习FPGA开发的宝贵资源。通过这些实验，你可以逐步建立起对数字逻辑和硬件描述语言的理解，...
Verilog及FPGA学习经典程序（一） fpga开发.pdf
04-22
使用Verilog语言设计了一个四位全加器，通过assign语句实现了加法运算。 2. 四位计数器（count4）： 使用Verilog语言设计了一个四位计数器，通过always语句实现了计数功能。 二、仿真程序 3. 四位全加器仿真程序...
FPGA开发环境入门.docx
04-04
这篇文档主要介绍了如何入门FPGA开发环境，并通过实际的实验来熟悉FPGA的数字设计方法和步骤。 实验一主要分为两个部分：3/8线译码器和5人表决器的设计。 1. 3/8线译码器： - 3/8线译码器是一种将3位二进制输入...
基于basys3的四位全加器的实现工程
01-03
全加器是一种数字逻辑电路，它可以同时对两个输入位进行加法运算，并考虑前一位的进位。在二进制计算中，一个四位全加器可以处理0000到1111的二进制数，即十进制的0到15。全加器的输出包括两部分：和（Sum）以及进位...
使用Verilog开发FPGA的多个简单入门例程
09-04
FPGA是一种可编程的集成电路，允许开发者根据需求自定义其内部逻辑结构，广泛应用于各种嵌入式系统和原型设计。 1. Verilog基础：首先，了解Verilog的基本语法是至关重要的。这包括数据类型（如reg、wire）、运算符...
0222、FPGA例程包14例资料.7z
07-27
1. **跑马灯**：这是FPGA入门常见的实验，通过控制一组LED灯按照特定顺序点亮或熄灭，来展示基本的时序控制逻辑。跑马灯设计有助于理解和掌握FPGA的时序控制、并行处理和输出驱动。 2. **加法器**：在FPGA中实现...
入门学习EDA实验指导书
08-06
实验3 1位全加器原理图输入设计 实验4 2位十进制频率计原理图输入设计 实验5 7段数码显示译码器设计 实验6 数控分频器的VHDL设计 实验7 正弦信号发生器设计 实验8 基于状态机的ADC0809采样控制电路设计 实验9 循环...
FPGA.rar_HDB3
09-22
一个简单的半加器可以实现两个一位二进制数的加法，而全加器则考虑了进位。在FPGA设计中，通过并行处理，可以实现快速的多位加法运算。设计过程中，我们需要考虑进位链的延迟，以确保整个系统的同步性。 **HDB3编码...
组成原理之全加器实验
热门推荐
JIAYINYA的博客
10-03 3万+
1.1 实验目的 1） 熟悉多思计算机组成原理网络虚拟实验系统的使用方法。 2） 掌握全加器的逻辑结构和电路实现方法。 1.2 实验要求 1） 做好实验预习，复习全加器的原理，掌握实验元器件的功能特性。 2） 按照实验内容与步骤的要求，独立思考，认真仔细地完成实验。 3） 写出实验报告。 1.3 实验电路 本实验使用的主要元器件有：与非门、异或门、开关、指示灯。 一位全加器的逻辑结构如图 1.1...
数电实验：一位全加器的设计
最新发布
qq_45171542的博客
10-09 2万+
数电实验：一位全加器的设计
第二章 1位全加器的设计电路
gaopinglzu的博客
02-09 8704
约定： 1.与非门、或非门、非门的传输延迟时间为1个单位时间，记1T 2.与、或门的传输延迟时间为2个单位时间，记2T 3.异或、同或门的传输延迟时间为3个单位时间，记3T 图1  Ci+1=AiBi+(Ai⊗Bi)Ci图1 \ \ C_{i+1}=A_iB_i+(A_i \otimes B_i)C_i图1  Ci+1​=Ai​Bi​+(Ai​⊗Bi​...
多思计算机组成原理实验一：全加器实验
Nick的博客
11-26 2万+
多思计算机组成原理网络虚拟实验系统 计算机组成原理实验一 全加器实验
使用FPGA实现一位全加器
05-10
FPGA（Field-Programmable Gate Array）是可编程逻辑设备，可以通过编程实现各种数字电路。一位全加器是一个具有三个输入和两个输出的数字电路，可以将两个二进制数相加，并输出它们的和以及进位。 下面是一个使用Verilog描述的一位全加器的代码示例： ```verilog module full_adder(input a, input b, input cin, output sum, output cout); assign sum = a ^ b ^ cin; assign cout = (a & b) | (cin & (a ^ b)); endmodule ``` 在这个代码中，我们定义了一个模块 `full_adder`，它有三个输入（`a`、`b`和`cin`）和两个输出（`sum`和`cout`）。输入 `a` 和 `b` 是要相加的两个二进制数的对应位，`cin` 是上一位的进位。输出 `sum` 是相加结果的对应位，`cout` 是进位的输出。 在模块内部，我们使用了两个 `assign` 语句来实现 `sum` 和 `cout` 的计算。`sum` 的计算使用了异或运算符 `^`，表示当 `a`、`b` 和 `cin` 中恰好有一个为 1 时输出 1，否则输出 0。`cout` 的计算使用了与运算符 `&` 和或运算符 `|`，分别表示当 `a` 和 `b` 都为 1 时输出 1，当 `a`、`b` 和 `cin` 中至少有两个为 1 时输出 1，否则输出 0。 在 FPGA 中实现这个电路，我们可以使用 Verilog/VHDL 语言编写代码，并使用相应的开发工具将代码烧录到 FPGA 中。具体的实现方法可以参考 FPGA 开发板的使用说明书和相应的开发工具文档。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值