FPGA &&双按键控制&&LED呼吸灯实现

已于 2022-12-24 20:46:40 修改
阅读量1.5k 收藏 18
点赞数 1
分类专栏： FPGA练手小项目 文章标签： fpga开发
于 2022-12-24 20:43:54 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/fangziyu/article/details/128431286
版权

FPGA &&双按键控制&&LED呼吸灯实现

文章目录


​ 首先本次设计要实现的目标： 一个按键控制led闪烁频率的增加，另一个按键控制led闪烁频率的减小

[工程链接：](https://pan.baidu.com/s/137NTleHZP8ss9jTRnAhMhQ
提取码：qb68)

1.按键脉冲设计

​ 众所周知，按键一般采取消抖程序作为按键开关控制使用，这一次我采用了，脉冲信号来作为开关信号使用，本次采取**寄存器打拍实现

​

1.1按键脉冲信号代码

/*
 * @Description: 按键脉冲信号产生
 * @Version: 1.0
 * @Author: Fangyeye
 * @Date: 2022-12-19 20:16:02
 * @LastEditors: Fangyeye
 * @LastEditTime: 2022-12-19 20:46:01
 */
module key_pulse#(
        parameter  integer  KEY_NUM = 2     //按键的数量
)
(
    input       wire                                clk             ,       //系统时钟频率50MHZ
    input       wire                                rst_n           ,
    input       wire  [KEY_NUM-1 :0]                key_in          ,       //按键输入信号
    output      wire  [KEY_NUM-1 :0]                key_pulse          
);

reg     key_r , key_rr  ;

// 寄存器打两拍的作用：1.同步时钟域 2.捕获按键按下的下降沿
always @(posedge clk , negedge rst_n) begin
    if(!rst_n)begin
        key_r <=  'b0;
        key_rr <= 'b0;
    end
    else begin
       key_r <= key_in;
       key_rr <= key_r; 
    end
end

assign key_pulse = (~key_r) & key_rr ;
    
endmodule

1.2.按键脉冲Testbench代码

// 按键脉冲测试tb
`timescale 1ns/1ns 
module tb_key_pulse();

reg clk;
reg rst_n;
wire pulse;
reg key;

key_pulse  u0(
    .clk(clk ),
    .rst_n(rst_n),
    .key_in(key),
    .key_pulse(pulse)
);

always #10 clk = ~ clk;

initial begin
    clk = 0;
    key = 0;
    rst_n = 1;
    #5 rst_n = 0;
    #5 rst_n = 1;
    #105 key = 0;
    #50 key = 1;
    #200 key = 0;
    #100 key = 1;
    #2000 $stop;
end

endmodule

1.3.仿真波形：

FPGA &&双按键控制&&LED呼吸灯实现

易知：当按键按下时，key为低电平时立马产生一个脉冲信号,实现开关作用

2. pwm脉宽调制

1.1PWM信号简介：

在这里插入图片描述

  • 什么是PWM：PWM简称脉冲宽度调制，即在一个周期内存在不同极性的电平状态。

  • PWM频率：是指一秒钟内从高电平时间在到低电平时间，再从低电平跳到高电平的瞬间次数，也就是一秒钟内有多少个PWM的周期。f = T / 1(HZ)。 基本单位为HZ（赫兹）

  • PWM周期：是指一秒钟内从高电平时间在到低电平时间，T = f / 1(s)。

  • PWM占空比：是指一个周期内高电平时间和总时间的比值。

1.2时间比例换算：

​ 1s(秒) =1000毫秒=1000 000 (微秒) =1000 000 000 (纳秒)

​ 上面图表表示：

​ T(周期) ： 10ms/1s = 0.01s

​ f(频率) ： 0.01/1 = 100HZ

​ 占空比 ;4/(4+6) *100% =40

​

1.3.设计一个周期10KHZ，占空比40%的信号:

​

按照上面的波形我们来设计个周期10KHZ，占空比40%的方波信号吧

1.3.1verilog代码

/*
 * @Description: 输出可调的PWM信号模块
    @function ：    1.FPGA的可调PWM信号模块 
                    2.可调PWM信号的周期/占空比
                    3.默认占空比设置:DUTY
                    4.输出 10KHZ 40%占空比信号
 * @Version: 1.0
 * @Author: Fangyeye
 * @Date: 2022-12-19 21:39:47
 * @LastEditors: Fangyeye
 * @LastEditTime: 2022-12-20 13:35:50
 */
module led_gard#(
    parameter   integer         CLK_FREQ    =   50_000_000  ,   //输入的时钟频率 
    parameter   integer         PERIOD      =   1_000       ,   //PWM信号周期   Unit：HZ  
    parameter   integer         DUTY        =   40          
)
(
//系统接口
    input       wire                            clk     ,   //输入时钟50MHZ   
    input       wire                            rst_n   ,   //系统复位，低电平复位
//输出信号 
    output      reg                             out         //输出信号
);

//reg
reg     [31:0]               cnt    ;       //计数器 --用于时钟分频 到 1KHZ

localparam      integer     CNT_PERIOD      =  ( CLK_FREQ / PERIOD )  -1                ;   //周期计数值
localparam      integer     CNT_DUTY        =   CNT_PERIOD * (DUTY *1.0 / 100) - 1      ;   //占空比计数值 --高电平计数值

//计数器计数 
always @(posedge clk , negedge rst_n) begin
    if(!rst_n)begin
        cnt <= 32'b0;
    end
    else if(cnt == CNT_PERIOD ) begin
        cnt <= 32'b0;
    end
    else begin
        cnt <= cnt + 1'b1;
    end
end

// 根据占空比 动态调节进行电平翻转
always @(posedge clk  , negedge rst_n) begin
    if(!rst_n)begin
            out <= 1'b1;    //默认输出高电平
    end
    else if(cnt >= CNT_PERIOD) begin
            out <= 1'b1;
    end
    else begin
       if(cnt >=  CNT_DUTY)begin //开始低电平计数
            out <= 1'b0;
       end 
    end
end

endmodule

1.3.2Testbench代码

/测试实例
`timescale 1ns/1ns

module tb_led_gard();

//reg
    reg         clk     ;
    reg         rst_n   ;


//wire 
    wire         out     ;

    parameter   integer         CLK_FREQ    =   50_000_000  ;   //输入的时钟频率 
    parameter   integer         PERIOD      =   1_000       ;   //PWM信号周期   Unit：HZ
    parameter   integer         DUTY        =   40          ;    //PWM的占空比  

    //实例化输出可调的PWM信号模块
    led_gard #(
        .CLK_FREQ(CLK_FREQ) ,
        .PERIOD(PERIOD)     ,
        .DUTY(DUTY)   
    )
    led_gard_init(
        .clk(clk),
        .rst_n(rst_n),
        .out(out)
    );

    initial begin
        clk = 1'b0;
        rst_n = 1'b0;
        #20 //系统开始工作
        rst_n = 1'b1;

    end

    always #10 clk = ~clk;

endmodule

1.3.3仿真波形：

在这里插入图片描述

易知 输出信号周期10KHZ，占空比40%，与预期设计相符合

3.双按键控制 LED灯亮度的实现

​ 接下来让我们修改代码来达到预期的设计，实现本次设计吧！

1.3.1双按键控制 LED灯verilog代码

/*
 * @Description: 一个按键控制led亮度的增加，另一个按键控制led亮度的减小
 * @Version: 1.0
 * @Author: Fangyeye
 * @Date: 2022-12-20 11:59:10
 * @LastEditors: Fangyeye
 * @LastEditTime: 2022-12-20 14:13:12
 */
 module fpga_top#(
    parameter   integer         CLK_FREQ    =   50_000_000  ,   //输入的时钟频率 
    parameter   integer         PERIOD      =   1_000       ,   //PWM信号周期   Unit：HZ  
    parameter   integer         DUTY        =   40              //默认40%占空比
)
(
//系统接口
    input       wire                            clk     ,   //输入时钟50MHZ   
    input       wire                            rst_n   ,   //系统复位，低电平复位
//用户接口
    input       wire                            key_up  ,   //亮度增加按键 
    input       wire                            key_down,   //亮度减小按键
//输出信号 
    output      reg                             out         //输出信号
 );

//reg
reg     [31:0]              cnt             ;       //计数器 --用于将时钟分频 到 1KHZ
reg     [9:0]               pulse           ;       //电平翻转计数器

//wire
wire                        key_up_pluse        ;     //亮度增加按键按下脉冲信号
wire                        key_down_pluse        ;   //亮度减小按键按下脉冲信号

localparam      integer     CNT_PERIOD      =  ( CLK_FREQ / PERIOD )  -1                ;   //周期计数值
localparam      integer     CNT_DUTY        =   CNT_PERIOD * (DUTY *1.0 / 100) - 1      ;   //占空比计数值 --高电平计数值


//计数器计数 
always @(posedge clk , negedge rst_n) begin
    if(!rst_n)begin
        cnt <= 32'b0;
    end
    else if(cnt == CNT_PERIOD ) begin
        cnt <= 32'b0;
    end
    else begin
        cnt <= cnt + 1'b1;
    end
end

// 根据占空比 动态调节进行电平翻转
always @(posedge clk  , negedge rst_n) begin
    if(!rst_n)begin
            out <= 1'b1;    //默认输出高电平
    end
    else if(cnt >= CNT_PERIOD) begin
            out <= 1'b1;
    end
    else begin
       if(cnt >=  pulse )begin //开始低电平计数
            out <= 1'b0;
       end 
    end
end

// 2个按键实例化
    key_pulse #(
        .KEY_NUM(1)
    )
    key_down_pulse_init (
        .clk(clk),
        .rst_n(rst_n),
        .key_in(key_down),
        .key_pulse(key_down_pluse)
    );

     key_pulse #(
        .KEY_NUM(1)
    )
    key_up_pulse_init (
        .clk(clk),
        .rst_n(rst_n),
        .key_in(key_up),
        .key_pulse(key_up_pluse)
    );

// 按键功能实现 
always @(posedge clk , negedge rst_n ) begin
    if(!rst_n)begin
        pulse <= CNT_DUTY;
    end
    else begin
        if(key_down_pluse)begin
           if(cnt <= CNT_PERIOD)begin
                pulse <= pulse + 4'd10;
           end 
        end
        else if (key_up_pluse) begin
           if(cnt >= 'd10)begin
                pulse <= pulse - 4'd10;
           end 
        end
    end
end


 endmodule

### 1.3.2上板验证

​ 两个按键触发方式为下降沿触发

在这里插入图片描述

由硬件原理图确定 （本人硬件是按下IO读取低电平）

在这里插入图片描述

FPGA读到数据
在这里插入图片描述

亮度增加按键按下：+10 ，亮度减小按键按下：-10
在这里插入图片描述

在这里插入图片描述

发现实物上板子LED亮度也有相应的变化，说明设计正确✔

方yeyu
关注
  • 1
    点赞
  • 踩
  • 18
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
FPGA—按键控制呼吸灯的时间
zjm0514的博客
07-03 1495
按键实现呼吸灯的时间控制，首先实现按键消抖，消除按键抖动对实验的影响，然后利用占空比的原理实现led呼吸灯。
FPGA verilog HDL 呼吸灯及呼吸流水灯实现
热门推荐
张华山
08-02 2万+
项目一：FPGA的呼吸灯实现 项目介绍：呼吸灯，就是想人们呼吸频率的一种led灯亮灭的一种表现形式。过程是慢慢变亮，然后变亮以后又慢慢变灭的一种过程。很多初学者会认为硬件逻辑语言怎么能控制电流的高低呢，让灯有多亮就调多亮，所以觉得不好实现，其实不用担心，呼吸灯捅破窗户纸就知道，其实是一个很简单的一个小项目，下面我将一步一步的讲解，并且实现。 项目小知识讲...
3.按键控制PWM呼吸灯-无中断
qq_41426602的博客
06-20 239
PWM，呼吸灯
【FPGA】二、LED呼吸灯控制
weixin_62912626的博客
11-08 1580
Verilog实现LED呼吸灯控制
FPGA课程作业:：呼吸灯（按键控制）
m0_51330183的博客
09-21 505
FPGA课程训练作业
FPGA入门（5）：控制LED灯
zdb
11-16 1374
按键IC用于将电容的变化转换为电信号；电容部分指的是由电容极板、地、隔离区等组成触摸按键的电容环境。无源蜂鸣器与有源蜂鸣器不同，因其内部不带震荡源，所以其无法像有源蜂鸣器那样直接用直流信号驱动，这里需要使用PWM方法才能驱动其发生。输入不同频率和占空比的PWM方法发出的声音是不同的，其中频率对音频有影响，占空比对音量大小有影响。输出：不出可乐/不找零、出可乐/不找零、出可乐/找零。状态：投入0元，投入1元，投入2元，投入3元。状态：0、0.5、1、1.5、2、2.5、3。输出：出可乐，不出可乐。
【FPGA】PWM控制呼吸灯
m0_63036399的博客
08-21 1871
【FPGA】PWM控制呼吸灯
【FPGA学习】按键切换呼吸灯实验
jkgkj的博客
07-31 1011
呼吸灯的实现主要是利用人眼视觉差来实现“呼”“吸”过程的效果，我们只需产生一个逐渐改变占空比的方波即可，即PWM。我们可以将2秒等分为1000份，这样每一个份即为2/1000s，假设第一份2/1000s为高电平（占空比100%），然后逐渐减少占空比，经过1000次以后，该方波占空比变为0，我们设定方波为高电平时，led灯亮，否则灭，这样我们就实现了从亮到灭的“”呼“”过程，类似的对于“吸”这个过程，我们需要设置一个flag_r标志信号，使其亮灭与“呼”过程相反即可。下图给出了该方波占空比的波形图。...
定时器&PWM呼吸灯-标准库
weixin_66084944的博客
11-02 878
通过这次的实验，我大致了解了STM32中的定时中断功能，明白了几种基本的定时中断模式，了解了通用定时器中的输出比较功能，通过设置频率，占空比以及分辨率来实现类模拟信号，再通过PA0引脚复用输出到端口，从而实现LED呼吸灯。虽然说标准库的操作很繁琐，但是逻辑步骤还是十分清晰的，也加强了我编程检查错误避免错误的能力。
key_breath_led_呼吸灯_按键控制呼吸灯_
09-29
本文将深入探讨“key_breath_led”主题，即如何使用按键来控制呼吸灯的效果。 首先，我们要了解呼吸灯的工作原理。呼吸灯通常采用脉宽调制（PWM，Pulse Width Modulation）技术来模拟亮度的变化。PWM是通过改变信号...
FPGA XC6SLX16实现LED流水灯（Verilog HDL实现）.zip
04-17
在本项目中，我们主要探讨的是如何利用FPGA（Field-Programmable Gate Array）XC6SLX16芯片来实现LED流水灯效果，并通过Verilog HDL（硬件描述语言）进行设计。Verilog HDL是一种广泛使用的硬件描述语言，用于创建...
FPGA-LED灯综合实验
09-10
使用的是正点原子新起点V1开发板，FPGA型号为EP4CE10F17C8，编译环境...此工程为前面流水灯、闪烁灯、呼吸灯实验的综合实验，用通道选择器做模式选择，通过按键输入检测模块做模式切换输入，从而控制LED的不同输出模式
VERILOG写的PWM控制呼吸灯
03-01
通过仿真和综合，这个VERILOG代码最终会被转化为FPGA内部的逻辑门电路，实现PWM控制的呼吸灯效果。 理解并掌握如何使用VERILOG编写这样的设计，不仅有助于深入理解数字电路工作原理，也能提升FPGA应用开发的能力。...
自行车尾灯指示系统的设计与实现
01-02
当SW0打开时，计时数码管开始计时，从0计时到99，LED点阵以呼吸灯方式显示正常行驶状态；在SW0打开状态时，当按下按键BTN7左转按键时，LED点阵显示左转图案，滚动显示，当按下按键BTN6刹车按键时，LED点阵显示刹车...
47.简易电压表的设计与验证（2）
2301_80417284的博客
07-24 530
简易电压表的设计与验证（2） 仿真、验证、上板验证
FPGA-PLL IP核的使用
weixin_45547259的博客
07-21 1223
保姆级教程！
PWM再理解（1）
weixin_45547259的博客
07-18 990
昨天过于劳累，十点睡觉，本来想梳理一下PWM，今天补上。
FPGA FIFO IP核（1）
最新发布
weixin_45547259的博客
07-24 786
前两天梳理了PLL核ROM两种IP核，并分别通过一些小的实践应用来知晓其功能，今天继续介绍另外一种IP核：FIFO，今天的内容主要是理论部分。
FPGA&ASIC面试宝典：数字电路与Verilog实战题目
“数字前端面试题目.pdf”包含了FPGA和ASIC设计的面试问题，涵盖了基本开发流程、名词解释、数字电路基础、逻辑函数、时序逻辑电路基础以及RTL代码设计等多个方面的内容。 在ASIC设计流程中，通常包括了以下步骤： ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值