xilinx软件ISE14.2+modelsim10.1a联合仿真自定义IP核过程

    这个五一也算轻松过了，偶尔打开软件瞅瞅，或者干脆就完游戏去了，反正放假嘛。。也是零零散散的弄了下modelsim+ISE联合仿真的东东。相信网上的资料也不少，不过自己还是捣鼓了半天才弄好的。说道联合仿真，当时避免不了编译xilinx的各种库，即使现在用到不到，以后也是要用到的哇。。首先就的从这里下手。我这个新手肯定喜欢图形界面的编译工作的，所以

     第一步：Xilinx ISE Design Suite 14.2 -> ISE Design tools-> 32bit tools-》Simulation
Library Compilation Wizard.选定ModelSim 的版本，以及指定ModelSim 的安装路径，选择Both VHDL and Verilog，选择支持哪些系列的芯片，看自己需要增减，我还是全选上了，免得粗什么岔子，然后就是选择时序和功能仿真的库，我也都选上了。指定编译完后的库存放位置，这里作者在modelsim 安装目录下新建了xilinx_lib 的文件夹，并指定到这里。（注意不要指向带空格的路径），这个最好自己指定文件夹，不然默认的文件夹用的宏定义那种的方式，貌似不止一个。感觉有点麻烦，然后编译，坐等编译结束吧。

第二步：、右键打开modelsim 目录下的modelsim.ini 文件，先将其“只读”属性去掉。然后用记事
本打开。在[Library]下面添加如下代码，即之前编译好的Xilinx 库的路径。

unimacro = D:/softwares/modelsim/xilinx_lib/unimacro
unimacro_ver = D:/softwares/modelsim/xilinx_lib/uni