数电-实验设计

LoG.MAX

已于 2025-01-04 10:45:29 修改

阅读量2.5k

点赞数 31

分类专栏：数电文章标签：学习方法笔记 fpga开发

于 2024-12-28 14:43:43 首次发布

本文链接：https://blog.csdn.net/gg1067/article/details/144678776

版权

数电专栏收录该内容

6 篇文章

订阅专栏

常见的BCD码

1、应用74161和必要的门电路设计实现“2421BCD码”十进制加法计数器。

2、应用74161和必要的门电路设计实现“5421BCD码”十进制加法计数器。

3、应用74161和必要的门电路设计实现“余3码”十进制加法计数器。

4、应用下降沿触发的JK触发器实现4位二进制计数电路设计。

5、应用1片74390同时实现 “8421BCD码”和“5421BCD码”十进制计数器设计。

6、应用74138和必要的门电路设计一个1位全加器电路（变量自己合理设置）。

7、应用74138和必要的门电路设计一个1位全减器电路（（变量自己合理设置）。

8、应用74192设计实现九进制加法计数器。

9、应用74192设计实现八进制减法计数器

常见的BCD码

十进制数	8421码	2421码	5421码	余3码
0	0000	0000	0000	0011
1	0001	0001	0001	0100
2	0010	0010	0010	0101
3	0011	0011	0011	0110
4	0100	0100	0100	0111
5	0101	1011	1000	1000
6	0110	1100	1001	1001
7	0111	1101	1010	1010
8	1000	1110	1011	1011
9	1001	1111	1100	1100

1、应用74161和必要的门电路设计实现“2421BCD码”十进制加法计数器。

状态图：

电路图：

仿真结果：

2、应用74161和必要的门电路设计实现“5421BCD码”十进制加法计数器。

状态图：

电路图：

仿真结果：

3、应用74161和必要的门电路设计实现“余3码”十进制加法计数器。

状态图：

电路图：

仿真结果：

4、应用下降沿触发的JK触发器实现4位二进制计数电路设计。

状态图：

电路图：

仿真结果：

5、应用1片74390同时实现 “8421BCD码”和“5421BCD码”十进制计数器设计。

状态图：

电路图：

仿真结果：

6、应用74138和必要的门电路设计一个1位全加器电路（变量自己合理设置）。

功能图：

A-加数；B-加数；CI-低位进位输入；S-和；CO-向高位进位输出

A	B	CI	S	CO
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$S=\overline{\overline{m_{1}+m_{2}+m_{4}+m_{7}}}=\overline{\overline{m_{1}}\cdot\overline{m_{2}}\cdot\overline{m_{4}}\cdot\overline{m_{7}}}$

$CO=\overline{\overline{m_{3}+m_{5}+m_{6}+m_{7}}}=\overline{\overline{m_{3}}\cdot\overline{m_{5}}\cdot\overline{m_{6}}\cdot\overline{m_{7}}}$

电路图：

仿真结果：

7、应用74138和必要的门电路设计一个1位全减器电路（（变量自己合理设置）。

功能图：

A-被减数；B-减数；CI-低位借位输入；S-差；CO-向高位借位输出

A	B	CI	S	CO
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

$S=\overline{\overline{m_{1}+m_{2}+m_{4}+m_{7}}}=\overline{\overline{m_{1}}\cdot\overline{m_{2}}\cdot\overline{m_{4}}\cdot\overline{m_{7}}}$

$CO=\overline{\overline{m_{1}+m_{2}+m_{3}+m_{7}}}=\overline{\overline{m_{1}}\cdot\overline{m_{2}}\cdot\overline{m_{3}}\cdot\overline{m_{7}}}$

电路图：

仿真结果：

8、应用74192设计实现九进制加法计数器。

状态图：

电路图：

仿真结果：

9、应用74192设计实现八进制减法计数器。

状态图：

电路图：

仿真结果：