可综合的编码风格

1、工艺无关。选择与工艺无关的方式编写HDL代码。
2、时钟相关逻辑。a）时钟逻辑与复位生成应保持在一个模块内。b）避免每个模块具有多个时钟，对于时钟同步问题，应该将同步逻辑单独隔离在一个独立的模块内进行综合。c）时钟命名应该具有实际的意义。d）对于DFT扫描链的插入，要求从原始时钟控制时钟。
3、顶层没有粘合逻辑。顶层只用于连接各个模块，不包含任何组合的粘合逻辑。
4、模块名与文件名一致。
5、不要生成不必要的层次，每个层次设置一个边界。
6、寄存所有输出，模块的输出直接从寄存器输出。
7、状态机尽量使用三段式实现。
8、逻辑推断。a）注意always中的信号表是否完整。b）尽量使用触发器而非锁存器。c)使用case语句来推断多路选择器，if语句可以用来推断锁存器和优先级编码器。
9.非阻塞赋值应用于顺序进程，阻塞赋值应用于组合进程。