基于ALTERA实现的闹钟工程

最新推荐文章于 2024-03-02 23:06:19 发布

置顶

goodbey155

最新推荐文章于 2024-03-02 23:06:19 发布

阅读量788

点赞数

文章标签：至简设计法 FPGA 明德扬 ALTERA 闹钟工程

本文链接：https://blog.csdn.net/goodbey155/article/details/71479811

版权

本模板：明德扬首创全新FPGA设计技巧--至简设计法，教你如何一步一步去完成一个复杂电路的设计，里面很多有实用技巧，熟练运用这些技巧，有助于你写出非常优秀的FPGA设计代码。非常简洁易读，欢迎比较。

一、功能描述

本工程包括矩阵键盘和数码管显示模块，共同实现一个带有闹钟功能、可以设置时间的数字时钟。具体功能如下：

1.数码管可以显示时十位、时个位、分十位、分个位、秒十位、秒个位。

2.上电后，数码管显示000000，并开始每秒计时。

3.按下按键0进入时间设置状态。再按下按键0退出时间设置状态，继续计时。

4.在时间设置状态，通过按键1来选择设置的时间位，在0~5之间循环选择。

5.在时间设置状态，通过按键2来对当前选择的时间位进行加1。

6.在计时状态下，按下按键14，进入闹钟时间点设置状态。再按下按健15，退出闹钟设置状态。

7.在闹钟设置状态，按下按键13选择设置的时间位，此时可以按下所需要的按键序号设置对应闹钟时间。

8.当前时间与所设置的时间点匹配上了，蜂鸣器响应5秒。

二、平台效果图

三、实现过程

首先根据所需要的功能，列出工程顶层的输入输出信号列表。

关注