[SV]Interface基礎知識及應用實例

最新推荐文章于 2024-04-03 10:57:29 发布

元直数字电路验证

最新推荐文章于 2024-04-03 10:57:29 发布

阅读量1k

点赞数

CC 4.0 BY-SA版权

分类专栏： SystemVerilog从入门到实战

本文链接：https://blog.csdn.net/gsjthxy/article/details/101613273

SystemVerilog从入门到实战专栏收录该内容

163 篇文章 ¥39.90 ¥99.00

订阅专栏

超级会员免费看

本文深入解析了Interface的基础知识，展示了其在系统级设计中的最佳实践。通过具体开发案例，介绍了如何在Sequence中获取Interface的值，modport的使用技巧，以及同步与异步信号处理的策略。特别强调了通过mon.monck层次读取Interface实现同步访问的方法。

Interface基础知识及开发案例

一、以下代码展示的是Interface的一种推荐写法：

interface bsi_slv_if (input bit clk_ck, input bit rst_n);

  parameter setup_time = 0.5;
  parameter hold_time  = 0.5;

  logic [0:0]                        bsi_req;
  logic [0:0]                        bsi_ack;
  logic [31:0]                       bsi_data;
  logic [0:0]                        bsi_status;

  clocking ck @ (clk_ck);
    default input #0;
    input clk_ck;
  endclocking

  //Master Clocking Block
  clocking mck @(posedge clk_ck);
    default input #setup_time output #hold_time;
    
    output                            bsi_req;
    inout                             bsi_ack;
    output

了解本专栏