扇出(fan-out)是一个定义单个逻辑门能够驱动的数字信号输入最大量的专业术语。大多数的TTL逻辑门能够为10个其他数字门或
驱动器提供信号。所以,一个典型的TTL逻辑门有10个扇出信号。
在一些
数字系统中,必须有一个单一的TTL逻辑门来驱动10个以上的其他门或驱动器。这种情况下,被称为缓冲器的
驱动器可以用在TTL逻辑门与它必须驱动的多重驱动器之间。这种类型的缓冲器有25至30个扇出信号。逻辑反向器(也被称为非门)在大多数数字电路中能够辅助这一功能。
在
软件工程中的定义:该模块直接调用的下级模块的个数。在面向对象编程中,扇出应用于继承。
在仿真软件powerPCB中,贴片芯片管脚走线总是从元件层走线,必要的时候打孔进入内层信号层,这种从贴片管脚往其他方向引线的方式就叫做“扇出”。
software:
按照
结构化设计方法,一个应用程序是由多个功能相对独立的模块所组成。
扇出:是指该模块直接调用的下级模块的个数。扇出大表示模块的复杂度高,需要控制和协调过多的下级模块;但扇出过小(例如总是1)也不好。扇出过大一般是因为缺乏中间层次,应该适当增加中间层次的模块。扇出太小时可以把下级模块进一步分解成若干个子功能模块,或者合并到它的上级模块中去。
下面转自:http://blog.csdn.net/xiangyuqxq/article/details/7349253
1.门电路的扇入扇出
扇入系数,是指门电路允许的输入端数目。
一般TTL电路的扇入系数 Nr为1~5,最多不超过8。若芯片输入端数多于实际要求的数目,可将芯片多余输入端接高电平(+5V)或接低电平(GND)。
扇出系数,是指一个门的输出端所驱动同类型门的个数,或称负载能力。
NO=IOLMAX/IILMAX,这是一个通俗的定义一般用在TTL电路的定义中。其中IOLMAX为最大允许灌电流,IILMAX是一个负载门灌入本级的电流。
TTL电路的扇出系数Nc为8~10。
CMOS电路的扇出系数Nc可达20~25。
当然LVTTL和LVCMOS都可进一步验算获得。
Nc表征了门电路的负载能力。
1.TTL電路
TTL的验算是比较好弄的,TTL与TTL之间如下图所示:
![](http://blog.chinaaet.com/uploads/Blog_affix/images/15400133855057.jpg)
由于本身晶体管的转换速度有限,因此对于TTL来说,扇入扇出系数无所谓低频和高频而言。
2.CMOS
扇出系数实质上是根据频率有关的。
![](http://blog.chinaaet.com/uploads/Blog_affix/images/15401362353342.jpg)
因此,扇出系数是根据输出波形识别的时序而定的,随着频率的增加,扇出系数越来越小。这是因为理论上来说Rdson和Ci都是确定的,根据充放电过程
注意Rdson的能力计算可参考前面的博文
![](http://blog.chinaaet.com/uploads/Blog_affix/images/15401481072689.jpg)
通过计算时间常数,我们可测算
1.10%=>90%的时间,并确认高电平的时间。
2.90%=>10%的时间,并确认低电平的时间。
如果这两个都符合,则可接受。
当然MOS管的输出电容和PCB板的寄生电感和电容,这些因素都会影响实际的效果。
2.在模块化设计中
模块的扇出是指模块的直属下层模块的个数,如图7.8所示。图7.8中,平均的扇出是2。一般认为,设计得好的系统平均扇出是3或4。
![扇入扇出 - blackwolf - blackwolf](http://course.cug.edu.cn/cugFirst/info_sys_analysis/kcxx/charpter7/image7.8.files/image001.gif)
图7.8模块的扇出
一个模块的扇出数过大或过小都不理想,过大比过小更严重。一般认为扇出的上限不超过7。扇出过大意味着管理模块过于复杂,需要控制和协调过多的下级。解决的办法是适当增加中间层次。
一个模块的扇入是指有多少个上级模块调用它。扇人越大,表示该模块被更多的上级模块共享。这当然是我们所希望的。但是不能为了获得高扇人而不惜代价,例如把彼此无关的功能凑在一起构成一个模块,虽然扇人数高了,但这样的模块内聚程度必然低。这是我们应避免的。
设计得好的系统,上层模块有较高的扇出,下层模块有较高的扇人。其结构图像清真寺的塔,上面尖,中间宽,下面小。
1.门电路的扇入扇出
扇入系数,是指门电路允许的输入端数目。
一般TTL电路的扇入系数 Nr为1~5,最多不超过8。若芯片输入端数多于实际要求的数目,可将芯片多余输入端接高电平(+5V)或接低电平(GND)。
扇出系数,是指一个门的输出端所驱动同类型门的个数,或称负载能力。
NO=IOLMAX/IILMAX,这是一个通俗的定义一般用在TTL电路的定义中。其中IOLMAX为最大允许灌电流,IILMAX是一个负载门灌入本级的电流。
TTL电路的扇出系数Nc为8~10。
CMOS电路的扇出系数Nc可达20~25。
当然LVTTL和LVCMOS都可进一步验算获得。
Nc表征了门电路的负载能力。
1.TTL電路
TTL的验算是比较好弄的,TTL与TTL之间如下图所示:
由于本身晶体管的转换速度有限,因此对于TTL来说,扇入扇出系数无所谓低频和高频而言。
2.CMOS
扇出系数实质上是根据频率有关的。
因此,扇出系数是根据输出波形识别的时序而定的,随着频率的增加,扇出系数越来越小。这是因为理论上来说Rdson和Ci都是确定的,根据充放电过程
注意Rdson的能力计算可参考前面的博文
通过计算时间常数,我们可测算
1.10%=>90%的时间,并确认高电平的时间。
2.90%=>10%的时间,并确认低电平的时间。
如果这两个都符合,则可接受。
当然MOS管的输出电容和PCB板的寄生电感和电容,这些因素都会影响实际的效果。
2.在模块化设计中
模块的扇出是指模块的直属下层模块的个数,如图7.8所示。图7.8中,平均的扇出是2。一般认为,设计得好的系统平均扇出是3或4。
图7.8模块的扇出
一个模块的扇出数过大或过小都不理想,过大比过小更严重。一般认为扇出的上限不超过7。扇出过大意味着管理模块过于复杂,需要控制和协调过多的下级。解决的办法是适当增加中间层次。
一个模块的扇入是指有多少个上级模块调用它。扇人越大,表示该模块被更多的上级模块共享。这当然是我们所希望的。但是不能为了获得高扇人而不惜代价,例如把彼此无关的功能凑在一起构成一个模块,虽然扇人数高了,但这样的模块内聚程度必然低。这是我们应避免的。
设计得好的系统,上层模块有较高的扇出,下层模块有较高的扇人。其结构图像清真寺的塔,上面尖,中间宽,下面小。