一、Quartus使用
1、存储器设计
(1)存储文件创建:此处可选择.hex文件和.mif文件。ModelSim仿真需用.hex文件。
(2)字数和单字大小设置
(3)内容输入。在正上方右键可选择显示内容的进制。
2、IP 核配置
选择新建
根据需求在Memory Compiler选择存储类型为RAM还是ROM,以及端口数量为1(一个地址输入+一个数据输出)还是2(两个地址输入+两个数据输出)。为存储器文件设置名字。
依照存储器的字数和字大小选择。
默认直接next
勾选Genrate netlist。可能与ModelSim仿真有关。
此处选择生成文件类型:一般选择.bsf即可,生成原理图符号。
3、使用方式
原理图调用:直接在项目中选择或者在目录中选择
Verilog HDL 模块化调用
rom1 inst( //设定的文件名
.clock(clk), //时钟
.address(My_address), //地址
.q(My_data) //数据
);
二、ModelSim仿真使用
需在建立的ModelSim项目中加入:
1、在步骤1 quartus 中生成的存储器文件:文件名.hex + 文件名.v
2、quartus安装目录下的辅助文件(\quartus\eda\sim_lib\):220model.v + altera_mf.v
按正常步骤仿真即可。