modelsim 的一个not loading design 解决方法

于 2024-05-07 16:30:12 发布
阅读量254 收藏
点赞数 3
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/gxctkl/article/details/138536050
版权

在进行modelsim仿真的时候，有时候会出现一行红色的报错如下

这个时候我们可以看他上边的蓝色报错

上边显示error:can not find tbmuxx2_1，也就是找不到这个sim.v文件,这个时候我们可以打开quratus软件的Assignment ---setting然后找到里面的simulation 选择里面的compline test bench

在test bench里输入你的sim.v文件名称并添加应用该文件（要确保你输入的名称与你的sim.v文件名称一致，不然仍然会error loading design）,更改完后记得先关闭modelsim，然后重新进行仿真，如果直接在modelsim里重复执行上一条命令还是无法出现仿真波形图，操作完成后即可成功出现波形

gxctkl
关注
modelsim使用常见问题及解决办法集锦 ②
weixin_34072637的博客
04-04 1673
二、Error deleting “msim_transcript” Error deleting “msim_transcript”:permission denied. Check the NativeLink log file 问题原因 同一工程Modelsim窗口多开。 解决方法 关闭正在运行的modelsim软件，再启动仿真。 三、Error: (vsim-3170) ...
PDS联合Modelsim仿真报错(Error loading design) line6报错 -novopt已禁用 （全网最详细！！！！！）
最新发布
weixin_74058783的博客
04-28 1321
发现这个文档是Pango自动生成的，也就是说每一次我们点击"Run Behavior Simulation"的时候，PDS都会自动生成一次这个./run_behav_simulate.tcl文件，所以就算我们这一次把这个文件修改了，我点击"Run Behavior Simulation"想让它再跑一次正确的仿真，它此时又重新生成了这个带有-novopt的错误tcl文件，仿真依旧不能成功。问题真的是出在这里，那我们修改这个./run_behav_simulate.tcl文件就好了，但事实并非如此！
Modelsim仿真出现 No Design Loaded 无设计加载
H19981118的博客
02-28 6575
Modelsim仿真出现 No Design Loaded
FPGA仿真 modelsim No Design Loaded
m0_38139098的博客
06-22 3793
千奇百怪的bug中，最可怕的是不报错的bug，你又不知道哪里有问题。 在此把本鸟踩坑经验分享一下。 电脑运行太慢，软件还没加载完！说来可笑，可是我今天就被困扰了一天，刚才多等了几十秒才出来…所以，确定程序和软件设置没问题的前提下，耐心等一会，说不定奇迹会出现… 首先我想大家已经看过了这篇文章： modelsim 居然 error loading design？ ...
quartus modelsim 报错 No Design Loaded!
山南水北有一方的博客
03-26 6193
上图把test bench name 里带了.v就报这个错，把.v去掉！！！！
modelsim不停出现loading……无法仿真
weixin_33674976的博客
10-31 1190
笔记本如果这样的话，可以试试把网断开，确实可以解决。
Quartus搭配Modelsim仿真全流程/Bug解决
刚入门的coder
06-10 1万+
Quartus搭配Modelsim仿真全流程教学，可能遇到的问题以及解决方法
Modelsim：# Error loading design
weixin_45544855的博客
03-23 9650
第一次使用Modelsim进行仿真，在元件文件和testbench文件都编译通过的情况下出现了，点击Simulate出现以下错误： **# Error loading design** 根据CSDN其它前辈的经验需要进行如下检查： 1.检查文件是否未被包含且未加入工程。 2.检查设计文件的端口声明与实例化时的端口是否一致。 3.检查设计文件的模块名是否与实例化时的模块名一致。 4.检查未在顶层文件中修改的端口是否为wire（被这个坑了两周）。 5.仿真代码中的stop前面记得写$. 检查后果然发现问题，改正
【奔跑的FPGA】part two ip核仿真遇到的问题以及解决办法
u011153192的博客
07-18 5494
一般来说，用modelsim进行仿真分为两种。 第一种直接用modelsim建立工程，加入.v文件，编写测试文件.vt，手动添加需要的库文件，比较麻烦； 第二种借助第三方软件调用modelsim进行仿真，如用quartus ii调用。这种方法会导致在仿真的时候出现很多奇葩的问题，主要就是缺少库文件造成的。 例如： # ** Error: (vsim-3033) C:/altera/test
Quartus II 18.0 创建 dcfifo IP 核仿真出现问题 Port 'eccstatus' not found 记录和解决方案
愚人在思考
11-02 2907
Quartus II 版本如下图所示：18.00 Build 614 04/24/2018 SJ Standard Edition 在工程中例化了一个异步 FIFO配置信息如下： 仿真时 Modelsim 报出了如下错误： // # vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L alte...
ModelSim 地址 错误
multidecoder的专栏
01-31 4781
最近公司打算进行 28nm FPGA 的预研项目，我就被分来搞这bug巨多的新器件。   写了个程序，在ModelSim里仿真，突然出现了这个错误： # Loading work.altera_avalon_mm_bridge # Loading work.altera_merlin_master_translator # Refreshing E:\Altera\works\13-1-1
modelsim仿真一直卡在loading的解决办法
qq_38215697的博客
06-15 2532
之前可以通过modelsim仿真的文件隔了一段时间再打开的时候，发现一只卡在loading界面： 看了很多博客，在博客中：[https://blog.csdn.net/pursue_permanent/article/details/75193570]；发现启用了windows防火墙，于是想起来之前无意间开启了公用网络防火墙： 这是我关闭公用网络防火墙之后的就可以解决了，上面的家庭或工作网络防火墙可以不用关闭。 下面是怎么在win7系统关闭公用网络防火墙： 1.打开计算机，找到控制面板并打开： 2.在控制面
Modelsim仿真卡在loading的解决方法
spartan6的博客
06-02 1154
Modelsim仿真卡在loading的解决方法
VCS simulation 数据库 test结果反标
m0_38054858的博客
04-27 945
图片是最近遇上的一个问题，经过一番询问查找后知道如何解决这个问题了。 vcs有一个对仿真结果进行后处理的指令，为 cm_post。 cm_post -dir simv.vdb -test_name xxxx_test -test_status "pass" 这个语句是可以将simv.vdb中的xxxx_test这个testcase 的status改成 pass。 其中pass的位置还可以是 fail/assert/warm/unknow。而且指令 写什么，数据库中就会变成什么，也就是说这个指令不会对
Modelsim 错误之 Error loading design
热门推荐
qq_37960317的博客
07-01 1万+
使用modelsim仿真时，基本上都会遇到过error loading design 的问题，网上也有很多关于相关问题的解答，基本上可以覆盖最常见的原因，比如端口不匹配，没有例化模块等等。但是最近在使用Libero的modelsim进行后仿真时，发现前仿真没有error，但是后仿真时出现了error loading design的问题，甚是奇怪，可以排除最常见的原因，但又无法确定原因在哪！ 最后在检查报错的第一行蓝色字体时，发现了命令行加载的路径中存在了一个空格，果断把该文件夹中的空格删除（有可能是在创建文
ModelSim仿真失败解决办法
qq_36665989的博客
02-23 1万+
前段时间下了一个ModelSim 2019.2，一直没有用它跑过仿真。这几天突然想跑个仿真发现了一个问题。众所周知，用ModelSim仿真的时候要取消enable optimization选项（下图是没有取消的样子），然后再选择自己想仿真的work。这样在出来的仿真界面才能看到信号。 可是当我取消了enable optimization选项之后仿真，却报下列错误。 我把错误报告的文字贴出来：“Error (suppressible): (vsim-12110) All optimizations are
modelsim运行仿真显示# Error loading design
error
04-13 8928
在使用modelsim时有遇到过这样的问题，明明每一个设计文件都编译通过，但是还是出现这样一句话： #error loading design，没有任何提示。 这时候，你可能需要做以下的事： 1.检查文件是否未被包含且未加入工程。 2.检查设计文件的端口声明与实例化时的端口是否一致。 3.检查设计文件的模块名是否与实例化时的模块名一致。 4.检查未在顶层文件中修改的端口是否为wire（被这个坑了两周）。 5.仿真代码中的stop前面没有写$，记得要写. ...
TCL仿真Modelsim问题汇总
qq_43433724的博客
10-25 2348
Tcl仿真Modelsim问题汇总 Error:-novopt option is in effect" Error:No objects found matching '*'. Warning: (vdel-6) – Waiting for lock by… Error: (vlog-19) Failed to access library ‘rtl_work’ at "rtl_work
modelsim仿真出现error loading design
04-11
这个错误提示通常表示在使用ModelSim仿真工具时出现了问题，可能是在加载设计时遇到了不兼容的代码或者不正确的网表。建议检查代码和网表，并且确保使用的是兼容的版本。同时，可以尝试重新编译设计并重新加载。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值