logisim实验二：8位可控加法器

设计要求

利用logisim平台中现有运算部件构建一个8位可控加减法电路，支持八位加减法运算，支持以下状态标志：有符号溢出信号OF，进位输出 Cout。

方案设计

logisim平台已经给了全加器芯片，第一个要解决的问题就是如何利用全加器进行减法运算。两个数进行减法运算可以看被减数加负的减数，因此要将y转换成(-y)补之后再进行加法运算：符号位转换成1，数值位按位取反再加1。由于减法运算时sub为1，因此可以将y的各位与sub异或，同时sub作为最低为全加器的低位进位输入，以此实现上述功能。
第二个要解决的问题是溢出的判断：两个数的加减法运算可以分为以下四种情况：正+正，正+负，负+正，负+负，而溢出仅会在正+正与负+负时有可能发生。
m表示最高数值位进位，n表示符号位进位，首先讨论一定不会发生溢出的两种情况（正+负与负+正）：可以总结为10+01或10+11两种情况（高位为符号位，低位为最高数值位），可能的结果有两种：n=0,m=0和n=1,m=1。此时n异或m=0。
再讨论可能会发生溢出的两种情况。正+正：可能的情况可以概括为01+01，01+00，00+00，其中第一种情况会发生溢出（n=0,m=1,n异或m=1），后两种情况不会发生溢出（n=0,m=0,n异或m=0）.负+负：两个负数相加结果应为负数，结果符号位应为1，当符结果号位为0时发生溢出，可能的情况可概括为10+10，10+11，11+11，其中前两种情况的结果符号位为0，发生溢出（n=1,m=0,n异或m=1）,第三种情况符号位为1，没有发生溢出（n=1,m=1,n异或m=0）。
综合以上讨论，可以发现当符号位进位和最高位进位异或结果为1时发生溢出，异或结果为0时没有发生溢出。由此就得到了补码运算判断溢出的方法。

实验步骤

1. 处理减法运算，连接电路图。
2. 探求溢出判断的方法。
3. 由2中得到的方法连接电路图。
4. 在实验平台上进行测试。

故障与调试

一开始简单的以为可通过最高位的进位来判断溢出，在平台测试时发现了错误，于是进一步对溢出的情况做了分析并得到了正确判断溢出的方法。

测试与分析

实验总结

通过本次实验，我掌握了多位可控加法器逻辑电路的设计，并对补码运算中溢出的判断有了一定的理解，体会到了通过研究得到解决办法的快乐。同时相较于上次实验，我对于logisim平台的使用更加的熟练了。本次实验使我收获良多。