JESD204接口调试总结——Xilinx JESD204C IP工程应用

最新推荐文章于 2025-02-27 20:00:03 发布
最新推荐文章于 2025-02-27 20:00:03 发布
阅读量1.1w 收藏 43
点赞数 9
分类专栏： SERDES 文章标签： fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/gzy0506/article/details/121216022
版权
本文介绍了在FPGA中使用Xilinx JESD204C IP进行接口调试的经验，包括如何构建顶层模块、设置IQ输入输出、AXI总线配置、复位线、时钟及高速接口。着重讨论了JESD204B与JESD204C的区别，例如204C能以更低的速率实现相同数据量的传输。还提到了AXI转换、IQ映射、SYSREF生成以及PHY核的配置，如回环测试、预加重参数调整，并提供了调试过程中的关键步骤和寄存器操作。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

JESD204接口调试总结——Xilinx JESD204C IP工程应用

JESD204C上板调试，我直接跳过了看它的example的过程，因为example blockdesign设计的内容比较多，看起来麻烦。因为我已经有了JESD204B调试的经验，那么JESD204C我依葫芦画瓢，直接把一些重点线连接起来，做一个有收有发的顶层模块后在通过收发回环来进行仿真

很明显，作为一个ADC和DAC接口，我们需要构建一个顶层模块

1、 IQ输入，作为DAC的数据源
2、 IQ输出，作为ADC采集的数据
3、 AXI总线，用于对IP核的配置
4、 几个复位线，对phy 和axi进行复位用
5、 时钟
6、 与FPGA外部JESD器件接口 【高速接口管脚/SYSREF/参考时钟/】

JESD204B:4T4R 4lane采样率 245.76Mbps 9.8304G的速率
JESD204C:4T4R 4lane采样率 245.76Mbps 8.11008G的速率
采用204C，serdes可以使用更低的速率来实现和204B一样数据量的传输。

JESD CORE 数据的位宽为32bit，正好一个lane覆盖一个 ｛I,Q｝

在这里插入图片描述</

了解本专栏 订阅专栏 解锁全文 超级会员免费看
JESD204接口调试总结——Xilinx JESD204C数据手册的理解
gzy0506的博客
11-08 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 JESD204接口调试总结——Xilinx JESD204C数据手册的理解IP配置使用提示 IP配置 JESD204C IP核是在vivado2020.1之后才新增的。因此需要用到JESD204C一定要先升级VIVADO版本。一开始我使用的是Vivado2019.2，还以为我用的这个器件不支持JESD204C，结果是要升级vivado版本才行 线编码可以选664B66B,8B10B两种，为了提升效率一般采用664B66B。 还增加了一个F
JESD204接口调试总结——JESD204C调试界面
gzy0506的博客
11-08 6789
JESD204接口调试总结——JESD204C调试界面 和一开始进行JESD204B调试一样，JESD204C调试我也做了个小小的调试界面来方便自己的调试，不过因为调试的比较顺利，没有派上太多的用场。 因为xilinx jesd IP的操作以及内部寄存器还是比较固定的，做到界面中相当于是对所有控制指令的一次总结。也许相当长的时间可能不会用到JESD，总结的文档也有可能随着时间过长而丢失。但自己做的调试软件可以待自己需要的时候随时拿出来，很快就能使用。 下面是我做的界面 复位: 复位FPGA jesd co
使用IBERT测试AD9172+ADC12QJ800 Jesd204b Lane误码率
最新发布
halo_M的博客
02-27 413
前言：在调试AD9172过程中，发现AD9172时不时有杂散信号冒出来，发现原因是 jesd sync 同步信号时断时连导致，在此记录一下使用IBERT测试jesd链路的过程。
ADC12DJ5200RF JESD204C调试
RFSOC的博客
06-13 1834
JESD204 系列协议最初由固态技术协会于2006 年发布初版，经过三次版本迭代，目前最新版本为2017 年12 月发布的JESD204C，而市面上主流的JESD204 协议接口芯片仍基于上一版本JESD204B 协议。JESD204C 支持从0.3125 Gbps 到32 Gbps（原始位速率）的单通道速率，支持对转。（3）链路层新增64b/66b 编码和64b/80b 编码，提高了编码效率（提供64b/80b 编。（5）新增块、多块、拓展多块等数据结构，其中块（block）包含66 位或80 位数。
开源力荐：JESD204B & JESD204C——高速串行接口协议的双语宝典
gitblog_09780的博客
09-06 1104
开源力荐：JESD204B & JESD204C——高速串行接口协议的双语宝典 项目地址:https://gitcode.com/open-source-toolkit/bd6fa 在数字信号处理的浩瀚宇宙中，高效的数据传输协议始终是连接硬件与软件的桥梁。今天，我们向您隆重推荐一个专注于高性能通信领域的开源宝藏——JESD204B 和 JESD204C 中英双语协议。对于从事高速数据采集、...
JESD204接口调试总结——Xilinx JESD204C IP AXI寄存器简介
gzy0506的博客
11-06 7506
JESD204接口调试总结——Xilinx JESD204C IP AXI寄存器简介 关于JESD204C的寄存器如下所示： 重要的寄存器： 020： 复位 这个复位和JESD204B的复位不太一样，这个不会自己清楚，需要手动写1后，然后再写0. 024： 数据使能 第0bit为cmd通道，第1bit为数据通道。 第0bit的cmd和数据校验有关 第1bit的数据通道，如果为0，则发加了扰码的0，如果是1，则发送和接收正常数据 030： 配置一个EMB中有多少EM 默认为1，与transceiver
JESD204接口调试总结——JESD204C协议的介绍
热门推荐
gzy0506的博客
11-06 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 JESD204接口调试总结——JESD204C协议的介绍前言JESD204C变化总结新术语传输层数据链路层物理层第二部分64b/66b和64b/80b链路层多块(MB)和扩展多块(EMB)同步字64b/66b链路操作同步头对齐扩展多块同步扩展多块（通道）对齐错误监测和前向纠错总结 本文内容来自ADI的技术文章，原网址为： https://www.analog.com/cn/analog-dialogue/articles/jesd204c-
【INTEL（ALTERA）】JESD204C FPGA IP绑定硬件设计在连接过程中有时会失败
sqqwm的专栏
01-28 647
JESD204C 英特尔® FPGA IP绑定硬件设计在连接过程中有时会失败
JESD204C_Standard.pdf
03-01
This specification describes a serialized interface between data converters and logic devices. It contains normative information to enable designers to implement devices that communicate with other devices covered by this specification. Informative annexes are included to clarify and exemplify the specification. Due to the range of applications involved, the intention of the document is to completely specify only the serial data interface and the link protocol. Certain signals common to both the interface and the function of the device, such as device clocks and control interfaces, have application-dependent requirements. Devices may also have application-dependent modes, such as a low power / shutdown mode that will affect the interface. In these instances, the specification merely constrains other device properties as they relate to the interface, and leaves the specific implementation up to the designer. Revision A of the standard was expanded to support serial data interfaces consisting of single or multiple lanes per converter device. In addition, converter functionality (ADC or DAC) can be distributed over multiple devices:
JESD204C标准
01-17
JESD204C 协议规范，正版资料，最新标准，欢迎下载~~~~
JESD204C.pdf
02-11
JESD204CJESD204CJESD204CJESD204CJESD204CJESD204CJESD204CJESD204C
JESD204C协议.zip
09-22
JESD204C协议标准，兼容204B协议，对于通信专业的童鞋非常重要
JESD204c标准 2017.10
04-08
JESD204C 2017年10月版。Serial Interface for Data Converters
JESD204B_204C_207
11-09
JESD204B,204C,207 标准，主要是ADC/ADC与数字芯片的接口规范。不想从JEDEC.org下载的，可以从这里下。
JESD204接口调试总结——Xilinx JESD204B IP AXI寄存器简介
gzy0506的博客
11-02 8921
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 JESD204接口调试总结——Xilinx JESD204B IP AXI寄存器简介 一般来说，如果在IPcore配置正确的话，不太需要通过AXI指令来进行参数的修改，不过如果能够支持AXI指令，在射频transceiver芯片配置改变时，则有可能能通过AXI指令直接进行配置，而不需要重新修改IPcore的配置并且要重新编译 下面列出来一些比较常用的寄存器 1、 版本寄存器，主要用于验证AXI总线是否通路 2、 Reset寄存器只要
JESD204接口调试总结——Xilinx JESD204B IP 工程应用
gzy0506的博客
11-06 1万+
JESD204接口调试总结——Xilinx JESD204B IP 工程应用 Tb看完了，那我们需要对example 进行改造才能进行上板调试。 很明显，作为一个ADC和DAC接口，我们需要构建一个顶层模块 1、 IQ输入，作为DAC的数据源 2、 IQ输出，作为ADC采集的数据 3、 AXI总线，用于对IP核的配置 4、 几个复位线，对phy 和axi进行复位用 5、 时钟 6、 与FPGA外部JESD器件接口 【高速接口管脚/SYSREF/参考时钟/SYNC标志等】 4T4R 4lane采样率 245.
JESD204接口调试总结——Xilinx JESD204B IP testbench解析
gzy0506的博客
11-04 1万+
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 JESD204接口调试总结——Xilinx JESD204B IP testbench解析IP核配置testbench工程部分代码解读 IP核配置 1、IP核为接收功能 2、LMFC buffer设定为最大 3、4条lane 4、sysref下降沿采样 （前面的帖子有说明为什么下降沿） 1、选择第二种，保持更大灵活性（不然更多的功能被包在了IP核中） 1、SYSREF always 前面博文有介绍 2、不开扰码 3、F K参数与外面
JESD204B/C协议学习笔记
不想秃发的博客
08-08 4291
204B包含传输层，链路层，物理层。应用层是对 JESD204B 进行配置的接口，在标准协议中是不含此层，只是为了便于理解，添加的一个层。协议层指工程中生成的IP核JESD204B，负责处理输入的用户数据。
jesd204c ip
02-20
### JESD204C IP Core Information #### 特性和功能 JESD204C是一种串行接口标准，旨在简化高速ADC和DAC与FPGA或其他逻辑器件之间的连接。该协议支持高达32 Gbps的数据传输速率，并提供了多种配置选项来优化带宽和延迟性能[^1]。 对于特定于JESD204C IP核的功能描述，在官方文档Section 30 Clock Extension Peripheral Interface (CXPI) 中提到的相关内容表明此类型的IP通常集成了必要的物理层(PHY)以及链路层控制器，用于实现符合JEDEC JESD204C规范的操作。这些组件共同工作以确保稳定可靠的数据流管理机制。 #### 使用挑战 当尝试集成此类IP时可能会遇到一些困难。例如，某些情况下开发者报告说难以找到所需的DRP(Digital Radio Processor)接口以便进行更深入的调试或参数调整操作[^2]。这可能是由于不同版本间的差异或是具体应用环境的不同所造成的。 #### 社区资源和支持情况 针对基于Xilinx Zynq平台上的开发活动而言，存在专门讨论ZYNQ系列产品的在线社区，尽管如此，实际获得及时有效的技术支持仍然存在一定难度，因为活跃度较低且大部分交流发生在QQ群组内[^3]。 #### 数据处理方式 在仿真环境中观察到的行为模式显示，接收到来自多个通道(Lane)的数据会被按照一定顺序排列存储——即最先接收到的数据被放置在最低位字节位置上[^4]。这种做法有助于保持数据帧结构的一致性并便于后续解析处理。 ```python # Python伪代码展示如何模拟多Lane数据接收过程 lanes_data = ['lane_0', 'lane_1', 'lane_2'] # 假设有三个Lane received_bytes = [] for lane in lanes_data: received_byte = receive_from_lane(lane) # 接收来自指定Lane的数据 received_bytes.append(received_byte) # 将最早到达的数据置于列表前端(低位) ordered_received_bytes = list(reversed(received_bytes)) print(f"Received bytes order: {ordered_received_bytes}") ```
评论 9
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

FPGA十年老鸟

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值