从零开始研发GPS接收机连载——５、接收机工程概要设计规划

十年老鸟

已于 2022-04-02 23:40:44 修改

阅读量7.6k

点赞数 5

分类专栏： GPS接收机研发文章标签： GPS接收机

于 2022-04-02 23:20:02 首次发布

本文链接：https://blog.csdn.net/gzy0506/article/details/123931036

版权

GPS接收机研发专栏收录该内容

13 篇文章 142 订阅

订阅专栏

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

从零开始研发GPS接收机连载——５、接收机工程概要设计规划

前言
PL总体模块划分
PS总体功能描述
后记

前言

在上面几篇已经基本确定硬件具备了实现接收GPS信号的可行性，这里我们来规划一下需要实现的一些功能模块，并大概说一下其功能

PL总体模块划分

在这里插入图片描述
PL端实现的模块主要由总线模块、捕获模块、跟踪模块、ADC接口控制模块、系统模块、时间中断模块等组成。
PL端通过AXI4LITE总线和处理器进行数据的交互，每个模块的运行控制和数据交互都是通过对相应的寄存器的读写进行的。

总线转换模块

采用AXI4LITE总线进行PL和PS之间的数据交互，总线模块的功能主要是将AXI4总线上的信号转换为和我们每个模块寄存器配置模块相匹配的信号，同时将PL端需要被读出去的信号转换为符合AXI4LITE协议要求的信号。
地址分配规则为：高8位为基地址，低8位为偏移地址，同一模块的基地址是一样的。当写入的读写地址和模块的基地址一样的时候，相应模块的读写使能信号就会被置高。
初步规划为：
在这里插入图片描述

系统模块

该模块主要是保存了该设计的一些版本信息，主要是包括了设计开发的日期和版本号，处理器可以通过读对应的寄存器读取这些信息。

时间中断模块

该模块主要是
1、积分结果查询中断信号，中断周期为505us。
2、测量中断脉冲，中断周期为10ms，用于观测量提取。
两个中断的实现都是通过两个计数器实现的，本系统采用的是25MHz的时钟，所以对于505us中断信号， 505u计数器每计数12625个时钟周期就会产生一个中断脉冲并置0。对于10ms中断信号，10ms计数器每计数250000个时钟周期就会产生一个中断信号并置0。

捕获模块

捕获模块主要是实现检测可见卫星，并粗略地估算出这些可见卫星的信号参数值，用这些参数值开启并初始化跟踪通道。捕获模块主要实现了对GPS进行捕获的功能，接收来自于射频的信号，在本地产生载波信号和伪码信号，对信号进行载波剥离，利用伪码的强自相关性，对数据进行自相关积分，从卫星编号、多普勒频移和码相位三个维度实现信号的捕获。

跟踪通道

对于跟踪通道，PL实现的功能是六路相关值得计算并锁存，PS实现鉴相器、跟踪环路运算等。
这是教科书上典型的一个接收机的设计结构，我们也基本按照此结构进行设计。

在这里插入图片描述

PS总体功能描述

捕获控制

接收机启动之后，将所有卫星至于未跟踪状态，进入捕获队列依次进行捕获，每颗卫星串行使用PL端的捕获模块发起捕获。
捕获控制大致可描述为：每个通道只捕获、跟踪1颗卫星，如果该通道空闲，则捕获跟踪其他卫星，如果通道环路失锁，则通过重捕或选星再进行捕获跟踪。

跟踪通道环路运算

捕获成功之后，便会开启跟踪。FPGA就会每隔约1ms发送积分标识，软件这边采用505us中断的方式去读取积分标识，积分标识的意义可以理解为FPGA对应的通道是否有数据输出。获取积分标识之后，就可以进行数据的处理，通过数据计算，获取卫星信号的状态，判定是否要踢掉卫星。环路运算主要输出载波控制字和码控制字到fpga中，使fpga能够进行环路持续跟踪。环路的设计方案，也会影响系统对信号的跟踪性能。