H19981118的博客

Verification编写tb测试平台——学习testbench的写法。能根据所给的功能或者仿真波形图给予时钟复位激励，以及输入激励，以此完成tb文件的编写。学习使用tb文件中的函数，比如对运行的时间进行显示打印，产生随机数等。

Verification: Reading Simulations验证仿真 —— 1、掌握wire型和reg型的区别。2、掌握关于例化列表信号的顺序以及例化名称的问题。3、掌握逻辑非和按位非；逻辑取反和按位取反等。4、掌握case语句中的default。5、掌握电平触发和边沿触发

将移位寄存器和序列识别器进行结合

学习如何计算2的补码，掌握米利状态机和摩尔状态机的区别，学习用状态机实现仲裁，根据题目要求来写状态转换图，根据状态转换图来写状态分配，灵活使用格雷编码和独热码编码方式。

1、采用独热码的方式进行编写 2、掌握三段式状态机 3、学会将多个输出进行拆分，拆分成多个always块，能更清楚的分析每个输出信号

本次主要学习三段式状态机的写法，以及独热码的编码方式。

文章目录Shift4Rotate100Shift18Lfsr53位LSFRLfsr32shift registern位 移位寄存器3-input LUTRule90Rule 100Shift4构建一个4bit的移位寄存器(右移)，含异步复位、同步加载和使能信号 areset：让寄存器复位为0 load：加载4bit数据到移位寄存器中，不移位 ena：使能右移 q：移位寄存器中的内容 load和ena同时为1，load具有更高优先级module top_module( input

文章目录Count15Count10Count 1to10CountslowCount 1-12Count 1000Count bcdCount clockCount15构建一个 4 位二进制计数器，该计数器的计数范围为 0 到 15（包括 15），周期为 16。复位输入是同步的，应将计数器复位至0。改题目两个注意点： 同步复位 图片可知低电平有效module top_module ( input clk, input reset, // Synchronous

触发器 锁存器 边沿检测 上升沿检测 下降沿检测

学习如何对题目进行分析 学会根据真值表得到输出与输入的关系，进而用verilog描述学习 带进位加法器的级联操作（行波加法器）

重点掌握 如何避免生成锁存器掌握 casez ，使用casez忽略无关位，更简便的实现优先编码器

提供了很多简化程序编写过程的技巧，比如采用生成块（generate语句）