H19981118的博客

学习卡诺图化简 掌握逻辑函数的规范范式：SOP和POS形式

Modelsim仿真出现 No Design Loaded

密码锁-----按键消抖模块详解如上图所示为按键原理图，当按键不按下的时候为高电平，按键按下的时候为低电平。于是通过检测key信号电平，就可以判断按键状态。但反作用弹簧会导致抖动现象，使得电平信号出现一段不确定波形通过上图思考：如何判断是抖动？一般情况下，抖动的电平信号为1的持续时间不会超过20ms，文中假定抖动为10ms，那么就可以通过对抖动波形进行计数，小于10ms的情况下，又出现了高电平或者低电平，就认为是一次抖动，否则高低电平的持续时间超过了10ms，那么才是真正的按键按下或者释放动作

相位偏移的设置

呼吸灯设计4秒1次循环，每2ms秒变化1次，（前2秒亮度增大，后2秒亮度减小）这里暂时不会实现 module breathing_led(clk,rst_n,led,cnt_2ms,cnt_2ms_num,cnt_2s,cnt_2s_num,flag_2ms,flag_2s); input clk,rst_n; output reg [19:0]cnt_2ms; //2ms的计数位宽 output reg [19:0]cnt_2s; output reg [1:0]

用D触发器实现二分频、掌握奇偶分频的不同

三人表决器、半加器

状态机的Verilog写法，分类，编码方式以及各种实例

双口RAM主要知识点：存储器IP核的使用调用IP核的方式：打开quartus，新建工程和项目后，点击Tools——MegaWzard Plug In Manager——Next——点击左侧的Memory Compiler——RAM：2-port（指的是双口RAM）——选择…定位在IP文件夹下（这里的IP文件夹是自己建立的）——文件名为dpramRAM——Next——此时即打开了配置界面【左上角出现了一个图，其中图里面的data[7:0]是指8位写入数据，wraddress是指写入地址，wren指的是写

用字符显示定义的状态

用Verilog实现串并转换首先我们先要了并串和串并转换的原理并串转换：先将八位数据暂存于一个八位寄存器器中，然后左移输出到一位输出端口，这里可以通过一个“移位”来实现，相当于实现了移位寄存器的功能。串并转换：新输入的位值成为原来数据的最低位，将原来数据的最高位舍去，这里可以通过一个简单的“连接符”来实现。我们这里采用两种方式来进行串并转换一：lsb优先 Least Significant Bit，最低比特，最低位优先二：msb优先 Most Significant Bit，最高比特，

掌握上升沿、下降沿、边沿检测。掌握亚稳态以及解决方式