接口协议、SDRAM、FIFO、乒乓
关注
分享
扫一扫
文章平均质量分 87
接口协议、SDRAM、FIFO、乒乓、仲裁模块
Fighting_FPGA
FPGA图像处理笔记，太难了，我真不会！
展开
-
Aurora IP核 —— NFC功能
通过发送空闲拍来控制全双工通信接收端的数据传输速率调用aurora ip后，用户直接使用tx和rx的用户接口，但由于接收端无tready，需要通过调用RX FIFO实现数据缓存但如果接收端 FIFO 仍存在可能满的情况，需要反压数据源头。这时候只能采用Aurora ip核自身的反压，即NFC流控功能通过NFC 发送空闲周期来拉低tx的tready，达到从源头抑制数据发送的效果。原创 2024-08-26 12:00:00 · 613 阅读 · 0 评论 -
双倍数据速率I/O (ALTDDIO_IN、ALTDDIO_OUT）使用方法
HDMI代码中涉及到了双倍数据速率I/O，学习一下原创 2022-10-20 15:12:04 · 4539 阅读 · 1 评论 -
Verilog实现SPI通信协议驱动设计
线性序列机实现SPI协议原创 2022-08-29 20:06:12 · 5326 阅读 · 0 评论 -
SDRAM控制器——添加读写FIFO
用FIFO实现数据缓存原创 2022-06-23 09:21:08 · 2306 阅读 · 1 评论 -
SDRAM控制器——仲裁模块的实现
注意上电出初始化、自动刷新、写读的优先级原创 2022-06-22 18:46:55 · 2522 阅读 · 3 评论 -
关于SDRAM存储器
SDRAM各命令时序图分析原创 2022-06-18 13:56:23 · 4566 阅读 · 2 评论 -
FIFO(二) —— 手写同步和异步FIFO
同步和异步FIFO设计原创 2022-06-16 16:27:55 · 2673 阅读 · 4 评论 -
FIFO(一) —— Quartus中FIFO IP核的学习与modelsim仿真
对fifo进行仿真验证原创 2022-06-15 18:42:08 · 4214 阅读 · 0 评论 -
FPGA设计——verilog实现乒乓操作并modelsim仿真
根据乒乓操作原理画出波形图，并verilog实现。原创 2022-06-07 09:54:29 · 8310 阅读 · 4 评论 -
UART串口通信协议——UART串口发送一个字节
根据UART时序，来完成数据发送和接收原创 2021-01-24 18:31:37 · 9453 阅读 · 1 评论